Устройство автоматизированного контроля электронных систем

(61) 980027 (21) 3436542/ (22) 07,05,82 (46) 15.12.83 (72) В.И Рыж Г.А. Савинова (53) 681.326. (56.) 1. Автор 9 980027, кл. (прототип). 8-2 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙОПИСАНИЕ ИЗОБРЕ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Бюл. Р 46в, А.Н. Мялик,и А.И. Кальнин(54) (57) УСТРОЙСТВО АВТОМАТИЧЕСКОГО КОНТРОЛЯ ЭЛЕКТРОННБХ СИСТЕМпо авт,св. В 980027 о т л и ч а ющ е .е с я тем, что, с целью повышения точности самоконтроля в устройство введены первый, второй,третий, четвертый и пятый элементы И,второй коммутатор и распределитель,причем выход и первый вход второгокоммутатора соединены соответственно с выходом и первьм входом первого коммутатора, вторые входы первого и второго коммутаторов соединены с соответствующими первнии и вторымн выходами распределителя, первый вход которого соединен с выходом источника стимулирующих сигналов, второй вход - с выходом шестого элемента ИЛИ, с вторым входом прерывания ЭВМ и с первым входом, первого элемента И, контрольный выход распределителя соединен с вторым входом первого элемента И,третий вход которого соединен с выходом четырнадцатого элемента ИЛИ, выход которого соединен с первыми входами второго, третьего, четвертого и пятого элементов И, второй вход второго элемента И соединен с выходом пятого элемента ИЛИ, второй вход третьего элемента И соединен с выходом десятого элемента ИЛИ, третий вход третьего элемента Исоединен с выходом тринадцатого элемента ИЛИ и с третьим входом пятого элемента И, второй вход которого соединен с выходом одиннадцатого элемента ИЛИ и с вторым входом четвертого элемента И, третий вход которого соединен с выходом двенадцатого элемента ИЛИ, выходы второго, третьего, четвертого и пятого элементов И подключены к выходным шинам устройства.Изобретение относится к контрольно-измерительной технике и может быть использовано в автоматизированных устройствах управления и контроля электронных систем различного назначения,.По основному авт.св, Р 980027 известно устройство для автоматического контроля электронных систем,содержащее ЭВМ, соединенную черезконтроллер с управляющим входом первого коммутатора, выходы первогокоыфутаторасоединены с клеммами.дляподключения входов объекта контроля,входы первого шифратора соединены с выходами первого коммутатора, а выход - с магистральными шинами контроллера, входы второго и третьего шифраторов соединены между собой и с клеммами для подключения выходов объекта контроля, а выходы соединены соответственно с входами пятого и шестого регистров памяти, входыпервого, второго, третьего и четвертого регистров памяти соединены с магистральными и соответствующими адресными шинами контроллера, выходы,первого и второго регистров памяти соединены соответственно с первым и вторым входами первого логического элемента эквивалентности, выход третьего регистра памяти соединен с первыми входами второго и четвертого элементов эквивалентности, выход четвертого регистра памя- ти соединен с первыми входами третьего и пятого элементов эквивалент- ф З 5 ности, входы пятого и шестого регистров памяти соединены с выходами второго и третьего шифраторов соответственно, а выход пятого регистра памяти соединен с вторыми входами 40 второго и третьего элементов эквивалентности, выход шестого регистра памяти соединен с вторыми входами четвертого и пятого элементов эквивалентности, выход пятого элемента эквивалентности соединен с входом младшего разряда дешифратора, а выходы четвертого, .третьего, второго и первого элементов эквивалентности соответственно с входами пос- .50 ледующих разрядов дешифратора, выходы пятиразрядного дешифратора с тридцать первого по двадцать восьмой, с двадцать седьмого по двадцать четвертый, с двадцать третьего по двадцатый, с девятнадцатого по шестнадцатый соединены с четырьмя входами первого, второго, третьего и четвертого элементов ИЛИ соответственно, выходы дешифратора с первого по четвертый, седьмой, восьмой, с одиннадцатого по четырнадцатый и выходы первого, второго и третьего элементов ИЛИ соединены с входами пятого элемента ИЛИ; а его выход соединен с входом прерывания 65 ЭВМ, выходы дешифратора нулевой,пятый, шестой, девятый, десятый,пятнадцатый соединены с входами шестогоэлемента ИЛИ, выходы дешифратора спервого по пятнадцатый и выходы второго, третьего и четвертого элементэв ЙЛИ соединены с входами седьмогоэлемента ИЛИ, выходы дешифратора спервого по третий, седьмой, одиннадцатый соединены с входами восьмогоэлемента ИЛИ, выходы дешифраторачетвертый, восььй, с двенадцатогопо четырнадцатыМ соединены с входамидевятого элемента ИЛИ, выходы дешифратора первый, четвертый, пятый ивыход третьего элемента ЙЛИ соединенены с входами десятого элемента ИЛИ,выходы дешифратора нулевой, шестойдевятый, пятнадцатый соединены свходами одиннадцатого элемента ИЛИ,выходы дешифратора второй, восьмой,десятый и выход второго элемента ИЛИсоединены с входами двенадцатогоэлемента ИЛИ, выходы дешифратора нулевой, пятый, шестой, девятый, пятнадцатый соединены с входами тринадцатого элемента ИЛИ, выходы дешиф"ратора с пятого о седьмой, с девятого по одиннадцатый, с тринадцатогопо пятнадцатый соединены с входамичетырнадцатого элемента ИЛИ,выходылогических элементов ИЛИ первого,четвертого, с пятого по четырнадцатый и нулевой выход дешифратора подключены квыходным.шинам устройства 1,Недостатком известного устройстваявляется низкая точность самоконтроля, вследствие наличия неопределенности в определении места неисправности.Цель изобретения - повышение точности самоконтроля.Поставленная цель достигаетсятемчто в устройство для автоматического контроля электронных систем,Содержащее ЭВМ, соединенную черезконтроллер с управляющим входом первого коммутатора, выходы первогокоммутатора соединены с клеммами дляподключения входов объекта контроля,входы первого шифратора соединены свыходами первого коммутатора, а выход - с магистральными шинами контроллера, входы второго и третьегошифраторов соединены между собой ис клеммами для подключения выходовобъекта контроля, а выходы соединенысоответственно с входами пятого ишестого регистров памяти, входыпервого, второго, третьего и четвертого. регистров памяти соединены смагистральными и соответствующимиадресными шинами контроллера, выходыпервого и второго регистров памятисоединены соответственно с первыми втбрым входами первого логическогоэлемента эквивалентности, выходтретьего регистра памяти соединен спервыми входами второго и четвертогоэлементов эквивалентности, выходчетвертого регистра памяти соединен с первыми входами третьего и пятого элементов зквивалентности,входы пятого и шестого регистров памяти соединены с выходами второго итретьего шифраторов соответственно,а выход пятого регистра памяти соединен с вторыми входами второго и 10третьего элементов эквивалентности,выход шестого регистра памяти соединен с вторыми входами четвертоГо ипятого элементов эквивалентности,выход пятого элемента эквивалентности соединен с входом младшегоразряда дешифратора; а выходы четвертого, третьего, второго и первого.элементов эквивалентности соответственно с входами последующих раз"рядов дешифратора, выходы пятиразрядного дешифратора с тридцать первого по двадцать восьмой, с двадцать седьмого по двадцать четвертый,с двадцать третьего по двадцатый,с девятнадцатого по шестнадцатый соединены с четырьмя входами первого,второго, третьего и четвертого элементов ЙЛИ соответственно, выходыдешифратора с первого по четвертый,седьмой, восьмой, с одиннадцатогопо четырнадцатый и выходы первого,второго и третьего элементов ИЛИсоединены с входами пятого элемента ИЛИ, а его выход соединен с входом прерывания ЭВМ, выходы дешифратора нулевой, пятый, шестой, девятый, десятый, пятнадцатый соединеныс входами шестого элемента ИЛИ,выходы дешнфратора с первого по пятнадцатый и выходы второго, третьего 40и четвертого элементов ИЛИ соединены с входами седьмого элемента ИЛИ,выходы дешифратора с первого по третий, седьмой, одиннадцатый соединеныс входами вссьмого элемента ИЛИ,выходы дешифратора четвертый, восьмой,с двенадцатого по четырнадцатый соединены с входами девятого элемента ИЛИ, выходы дешифратора первый,четвертый, пятый и выход третьегоэлемента ЙлИ соединены с входами де-.сятого элемента ИЛИ, выходы дешифратора нулевой, шестой, девятый, пятнадцатый соединены с входами одиннадцатого элемента ИЛИ, выходыдешифратора второй, восьмой, десятый и выход второго элемента ИЛИ соединеныс входами двенадцатого элемента ИЛИ,выходы дешифратора нулевой, пятый,шестой, девятый, пятнадцатый соединены с входами тринадцатого элемента ИЛИ, выходы дешифратора с пятогопо седьмой, с девятого по одиннадцатый, с тринадцатого по пятнадцатый .соединены с входами четырнадцатогоэлемента ИЛИ, выходы логических эле ментов ИЛИ первого, четвертого, с пятого по четырнадцатый и нулевой выход дешифратора подключены к выходным шинам устройства, введены первый,второй, третий, четвертый и пятыйэлементы И, второй коммутатор и распределитель, причем выход и первыйвход второго коммутатора соединенысоответственно с выходом и первымвходом первого коммутатора, вторыевходы первого и второго коммутаторов соединены с,соответствующимипервыми и вторыми выходами распределителя, первый вход которого соединен с выходом источника стимулирующих сигналов, второй вход - с выходом шестого элемента ИЛИ, с вторымвходом прерывания ЭВМ и с первымвходом первого элемента И, контрольный выход распределителя соединен свторым входом первого элемента И,третий вход которого соединен с выходом четырнадцатого элемента ИЛИ,выход которого соединен с первымивходами второго, третьего, четвертого и пятого элементов И, второйвход второго элемента И соединен свыходом пятого элемента ИЛИ, второйвход третьего элемента И соединенс выходом десятого элемента ИЛИ,третий вход третьего элемента Исоединен с выходом тринадцатого элемента ИЛИ и с третьим входом пятогоэлемента И, второй вход которогосоединен с выходом одиннадцатогоэлемента ИЛИ и с вторым входомчетвертого элемента И, третий входкоторого соединен с выходом двенадцатого элемента ИЛИ, выходы второготретьего, четвертого и пятого элементов И подключены к выходным шинам устройства,На чертеже представлена схемапредлагаемого устройства.Устройство содержит первый 1 ивторой 2 коммутаторы, первый 3, второй 4 и третий 5 шифраторы,контроллер 6, распределитель 7, регистры 8-13 памяти, ЭВМ 14, логическиеэлементы 15-19 эквивалентности,дешифратор 20 с выходами 21-52, логические элементы 53-56 ИЛИ с выходами 57-60, логические элементы 61-70 ЙЛИ, логические элементы 71-75, источник 26 стимулирующих сигналов.Входами устройства явлжотся входы шиФраторов 4 и 5.Выходами устройства являются выходы коммутаторов 1 и 2 и выходы логических элементов 53.,56,61-70 ИЛИ,выход 21 дешифратора 20 и выходылогических элементов 72-75, подключенные к выходным шинам устройства.Устройство работает следующимобразом.ЭВМ 14 содержит в своей памятипоследовательность выдачи воздей10 15 20 30 35 ф циях объекта контроля. Комбинациясостояний выходов элементов 61, 62,66-70 ИЛИ по результатам выдачи воздействия на объект контроля с одно 40 45 50 с"55 , 60 ствий на объект контроля и его логическую модель, позволяющую формировать эталонную реакцию объекта контроля на любое воздействие иэ имеющегося перечня. ЭВМ 14 через контроллер б выдает код стимулирующего воздействия на коммутаторы 1 и 2 и регистр 8. Стимулирующее воздействие с выхода коммутатора 1 поступает на объект контроля и на вход шифратора 3, с выхода которого контрольный код поступает на вход регистра 9 и через контрол- лер б - на ЭВМ 14.После выдачи воздействия на объект контроля ЭВМ 14 Формирует кодовое сообщение, соответствующее эталонной реакции объекта контроля на запланированное воздействие, и выдает его через контроллер б на регистр 10. Если коды выданного на объект контроля (поступившего от шифратора 3) и запланированного воздействий не совпадают, ЭВМ 14 выдает через контроллер б на регистр 11,дополнительное кодовое со общение, соответствующее эталон- ной реакции объекта контроля на , код воздействия, зарегистрированный шифратором 3.Реакция объекта контроля на вы-, данное воздействие воспринимается шифраторами 4 и 5, с выходов которых кодовые сообщения поступают на входы регистров 12 и 13 соответственно. С выходов регистров 12 и 13 коды поступают на входы элементов 16-19 эквивалентности соответственно. На вторые входы элементов 16 и 18 эквивалентности поступают коды с регистра 10, а элементов 17 и 19 эквивалентности - с регистра 11. Совпадение кодов на входах элемента 15 эквивалентности свидетельствует о выдаче на объект контроля запланированного воздействия, на входах элементов 16 и 18 эквивалентности - о реакции объекта контроля на запланированное воздействие, на входах элементов 17 и 19 эк вивалентности - о реакции объекта контроля иа воздействие, код которого зарегистрирован шифратором 3. Комбинация состояний выходов логи-, ческих элементов 15-19 эквивалентно ти позволяет сделать заключение о состоянии фНормаф, "Не норма", фНе определенностью каждого элемента устройства и объекта контроля. Выходы элементов,15-19 эквивалентности поступают на дешифратор 20, выхо ды которого собраны на логические элементы 53-56, 61-70 ИЛИ по принципу аналогичности заключений о состояний соответствующих элементов устройства и объекта контроля.следующим образом: элемент 53 ИЛИобъект контроля фНе норма", элемент 56 ИЛИ - устройство контроля"Не норма", элемент 69 ИЛИ - шифратор 5 в состоянии фНеопределенность", элемент 70 ИЛИ - элементы 15-19 эквивалентности "Не норма", выход 21 дешифратора 20 - элементы 15-19 эквивалентности в состоянии "Неопределенностью.Появление сигнала на выходе элемента 62 ИЛИ, соответствующего состоянию "Неопределенность" - объекта контроля, коммутатора,1 и шифратора 3, вызывает переключение источников стимулирующих сигналов спомощью распределителя 7 с одного выхода на другой, а следовательно,с входов коммутатора 1 на входы коммутатора 2. Одновременно этот сигнал поступает на вход прерывания ЭВМдля запуска нового цикла выдачи кодовых сообщений об эталонных реакго и другого коммутаторов позволяетсделать заключение о местах неисправности: элемент 72 И - элементы 15-19эквивалентности "Не норма", элемент 73 И - элементы 15-19 эквивалентности "Не норма", шифратор 5 "Не норма", элемент 74 И - элементы 15-19 эквивалентности фНе норма", шифратОр 4 "Не нормаф, элемент 75 И - коммутатор 1, работающий в предыдущем цикле, "Йе норма".Прн появлении сигнала с выхода элемента ИЛИ 61 ЭВМ 14 получает уведомление через систему прерывания об успешном окончании цикла контроля. и формирует выдачу следующих воздействий.Введение дополнительного коммутатора 2, распределителя 7, логических элементов И 71-75, новых связей позволяет разрешить неоднозначность в определении места неисправности по выходу элемента 62 ИЛИ, обозначающему неопределенное состояние объекта контроля коммутатора, шифратора 3 и повысить таким образом точность самоконтроля..1061075 дактор С Тираж 710 ВНИИПИ Государственного по делам изобретений 3035, Москва, Ж, РаушПодписное комитета СССР и открытий 11 сная наб., д. 4/5 иал ППП "Патент", г. Ужгород, ул. Проектная, э 10034/48 Составитель В. Дворкинина Техред И.Костик КорректорГ. Решетн