Устройство адаптивной дельта-модуляции

Союз Советских Соцнапнстичесннх РеспубликОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 280379 (21) 2742743/18-21 (51)М. КЛ. Н 03 К 13/22 с присоединением заявки Йо(23) Приоритет Государственный комитет СССР оо делам изобретений и открытий(72) Автор изобретения В,И, Горбачев Ленинградский электротехнический институт связи им. проф, М.А. Бонч-Бруевича(54) УСТРОЙСТВО АДАПТИВНОЙ ДЕЛЬТА- МОДУЛЯЦИИ Изобретение относится к преобразованию аналоговых сигналов в цифро-вые сигналы адаптивной дельта-модуляции и может быть использовано при 5 передаче видеосигналов изображения и речи по цифровым каналам связи.Известен адаптивный дельта-модулятор, содержащий элемент вычитания, квантователь, выход которого через блОк адаптации и непосрЕдственно подключен к умножителю, соединенному через интегратор с элементом вычитания, и блок установления включенный между элементом вычитания и квантователем 11.Недостатком известного адаптивного дельта-модулятора является низкая точность аппроксимации фронтов передаваемого сигнала из-за того, что аппроксимирующий сигнал может значительно отличаться от исходного сигнала на участках его резкого изменения.Известно также устройство адаптивной дельта-модуляции, содержащее блок вычитания, первый вход которого подключен к шине аналогового сигнала, второй - к выходу интегратора, а выход - ко входу решающего блока,формирователь размера шага, соединенный первым входом с выходом решающего блока, а первым выходом - с первым входом интегратора, и синхронизатор, подключенный к первому входу решающего блока и второму входу формирователя размера шага 21.Недостаток этого устройства адаптивной дельта-модуляции также заключается в низкой точности аппроксимации фронтов передаваемого сигнала в результате того, что аппроксимирующий сигнал (копия) может значительно отличаться от исходного сигнала на участках его резкого изменения,т.е. при передаче фронтов. Расхождение аналогового сигнала с его копией вызывает искажения, в результате чего на границах (контурах) принимаемого изображения могут иметь место разрывы.Целью изобретения является повышение точности аппроксимации фронтов передаваемого сигнала.Поставленная цель достигается тем, что в устройство адаптивной дельта-модуляции, содержащее блок вычитания, первый вход которого подключен к шине аналогового сигнала,а второй - к выходу интегратора, формиронатель размера шага, соединенный первым входом с выходом решанцего блока, а первым выходом - с первым входом интегратора, и синхронизатор, подключенный к первому входу решанхцего блока и второму входуформирователя размера шага, введены второй блоквычитания, второй интегратор, комутатор и элемент сравнения, причем первый, вход второго блока вычитания подключен к шине анало.гового сигнала, а второй - к выходу второго интегратора, первый вход которого соединек со вторым выходом формирователя размера шага, выходы блоков вычитания соединены со входами элемента сравнения, выход которого соединен со вторым входом решающего блока, соединенного выходом с первым входом коммутатора, выходы интеграторов подключены ко второму и третьему входам коммутатора, а их вторые входы подключены к первому и второму выходам коммутатора.На фиг,1 представлена структурнаясхема устроистна адаптиннои дельта- д модуляции; на фиг, 2 - временные диаграммы его работы.Устройство адаптивной дельта-модуляции содержит блок вычитания 1 и 2, первые входы которых подключены к шине аналогового сигнала, ныходь: ко входам элемента 3 сравнения, выход которого ;.одключен ко второму входурешающего блска 4, соединенного своимныхопом с первым входом коммутатора 5, подключенного первым и вторым выходом ко вторым входам интеграторов б и 7, к перньм входам которых годключены выходы формирователя 8 разме ра шага, первый вход которого соединен с первым входом коммутатора,синхронизатор 9, выходы которого соединены с первым входом решающего блокаи вторым входом формирователя размера шага, а выходы интеграторов соединены со нторыми входами вычитающихблоков и со вторым и третьим входамикоммутатора,Устройство адаптивной дельта-модуляции работает следующим образом.Преобразование аналогового сигнала ,г. М н сигналы дельта-модуляции осуществляется следующим образом,По сигналу синхронизатора 9 формирователь 8 размера шага выдает по . заданному алгоритму адагтинной дельта-модуляции положительные и ОтрицаТЕЛЬНЫЕ ПРИРаЩЕНИЯ (ШтаГИ) ОДНОГРЕМЕН- но на интеграторы б и 7 соотнетственно. Копии, сформиронанчые на иктеграторах б и 7, вычитаются иэ входногоаналогового сигнала ка блоках 1 и 2вычитания соответственно и определя"ютсЯ ошибки аппроксимации. Элемент 3сравнения сравнивает щт 1 лбки аппроксимацки по абсолютной величине, а решаю 1 т тй блокпо резутьт, т ату сравнения выбирает иэ двух сравниваемых копий ту, ошибка аппроксимации которой меньше. В зависимости от выбора в канал идет соотнетствующая кодовая посылка, коммутатор 5 стирает неприемлемое значение копии в одном интеграторе и записывает н него оптимальное значение копии, сформированное н другом интеграторе.В момент времениформирователь размера шага выдает на интеграторы б и 7 положительный шаг (+у 2 ) и и отрицательный (-у ) соответственно (фиг.2). На интеграторе б формируется копияс положительным приращением, а на интеграторе 7 формируется копия Чк 2 с отрицательным приращением, В блоке 1 вычитания первая копия вычитается иэ аналогоного сигнала и находится ошибка аппроксимаци;т дЧ - Ч= сВ блоке 2 вь:читания вычитается вторая копия и находится ошибка аппроксимации О./- т/т:, 2В элементе 3 сраннения по абсолютной величине сравниваются модули Оа:Ибоя аППрОКСИМацИИ / Ю / И /т/ ПО критерию минимальных ошибок аппроксимации. Если /-/ ) /сГ то решающий блок н момент времени. выдает единицу н канал, ка коммутатор 5 и на. сброс формирователя 8 размера шага. Пс единичному сигналу коммутатор 5 стирает в интеграторе 7 неприемлемое значение копии М к 2 и запись.дает н него оптимальное значение коп;ли Ч От интегратора б, а. фон."лиронатель размера шага сбрасывает код, соответствующий ранее пред- ложеккомУ шагУ (-УЛ), как кепРиемнемый, В момент вРемени 1+Л пРоисхсдит анализ сформированкйх копий по н тлччине наимекьшей ошибки,Аналоги".но изложенному выбирается оптимальное значекие копии, которое УстаканливаетсЯ н ОбОих интегРатОРахт н какал идет соответствующая кодовая посылка, Проработка заднего фронта аналогового сигнала происходит аналогично,Таким образом, н каждом интервале дискретизации происходит анализ и либор Оптимального значения копии аналогового сигнала.Поскольку устройство адаптивной дельта-модуляции исправляет Ошибки аппроксимации, то при построении алгоритма изменения шага адаптивной дельта-модуляции можно расширить диапазон амплитудных приращений ,шагов)т т.е. прорабатывать резкий перепад (фронт) аналогового сигнала за меньшее количество тактоных точек.В результате, благодаря тому,что устройство адаптивной дельта-модуляции осуществляет более точную аппроксимацию передаваемого сигнала, оно позволяет либо повысить качество передачи при сохранении всех остальных параметров (скорость передачи, пропускная способность канала связи и т.п.), либо уменьшить время передачи без ухудшения качества принимаемого сообщения, Например, в случае передачи неподвижного изображения, использование изобретения позволит уменьшить на 20 время передачи оригинала, сохраняя при этом качество принимаемой репродукции.Формула изобретения.Устройство адаптивной дельта-модуляции, содержащее блок вычитания, первый вход которого подключен к шиМе аналогового сигнала, а второй - к выходу интегратора, формирователь размера шага, соединенный первым входом с выходом решающего блока, а первым выходом - с первым входом интегратора, и синхронизатор, подключенный к первому входу решающего блока и второму входу формирователя размера шага, о т л и ч а ю щ е е с ятем, что, с целью повышения точностиаппроксимации фронтов передаваемогосигнала, в него введены второй блоквычитания, второй интегратор, коммутатор н элемент сравнения, причем первый вход второго блока вычитания подключен к шине аналогового сигнала,а второй - к выходу второго интегратора, первый вход которого соединенсо вторым выходом формирователя размера шага, выходы блоков вычитаниясоединены со входами элемента сравнения, выход которого соединен совторым входом решающего блока, сое 15 диненного выходом с первым входомкоммутатора, выходы интеграторовподключены ко второму и третьемувходам коммутатора, а их вторые входы подключены к первому и второму вы;Щ ходам коммутатора.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 641647, кл. Н 03 К 13/22, опублик.10,01,79.2, Патент США Р 3716803,кл. Н 03 К 13/22, опублик. 13.02.73,2 Составитель Д. ХодыревРедактор М. Недолуженко Техред М.Петко Корректор В. Синицкая б лиал ППП "Патентф, г. Ужгород, ул. Проектная,4 Заказ 7532/80 ВНИИПИ Го по делам 113035, Москва