Устройство для вычисления функций

Союз Советских Социалистических Республик(51)М. Кл. 6 06 Г 15/31 с присовдинеиивм заявки Кф ГосударствеииыИ комитет СССР ио деяаи изобретеииИ и открытиИ(23) Приоритет Опубликовано 231030, бюллетень Йо 39 Дата опубликования описания 02. 11. 80(54) УСТРОЙСТВО ДЛЯ ВЫ 1 ИСЛЕН:М ФУНКЦИЙ Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих специализированных ЭВМ и. процессоров универсальных вычислительныхмашин.Иэвестйо устройство, содержащееблок управления, регистры старшихи младших разрядов, аргумента, дваблока постоянной памяти, сумматор,ксммутатор, выходной регистр. Результат вычисления Функции образуется путем сложения двух значений,выбранных иэ блоков постоянной памяти Е 13, о15Однако такое устройство при достаточно высоком быстродействии имеет большие объемы блоков постояннойпамяти,Н щболее близким по технической 20сущности к предлагаемому техническому решению является устройство длявычисления Функций 121.Недостатком такого устройстваявляется большой объем первого и 25второго блОков постоянной памяти.Цель изобретения - уменьшениеоборудования, за счет уменьшениясуммарной емкости блоков постоянной памяти. 30, Поставленн-:я цель достигается тем, что в уст:ойство, содержацее регистры старших и младших разрядов, трн блока памяти первый блок вычисления приращений, блок суммирования и выходной регистр, причем выход регистра тарших разрядов соединен со входами первого и второго блоков памяти, выходы ктгорых подключены соответственно к первым входам блока сум; ирования и первого блока вычисления приращений, второй вход которого .=.,еэ третий блок памяти подключен к выходу регистра младших разрядов, а выход блока вычисления приращений соединен со вторым входом блока суммирования, дополнительно введены регистр средних разрядов, четвертый блок памяти и второй, и третий блоки вычисления приращений, причем выход регистра средних разрядов через четвертый блок памяти подключен к первым входам вто рого и третьего блоков вычисления приращений,вторые входы которых соединены с выходом второго блока памяти, выходы второго и третьего блоков вычисления приращений подключены соответственно к третьему и четвертому входам блока суячирования.с выхода блока вычисления приращения функции поступает на второйвход блока 11 суммирования,При вычислении функции вида 1 о 9 хОна первый вход блока 8 вычисденияприращения функции поступает знаЧЕНИЕ 2.О е Хз,ПОЛУЧЕННОЕ ПутЕМ СднИ.га значения на выходе третьего блока6 постоянной памяти на один разрядвлево. На второй вход блока 8 вычисления приращения функции поступаетзначение (-Хаев Х) , полученноепутем сдвига на один разряд влево значения, полученного на выходе второгоблока 5 постоянной памяти. На выходеблока 8 вычисления приращения функцииобразуется значение -тт- в- , катод хХЕу Орое поступает на третий вход блока11 сумиронания.При вычислении функции вида сс" напервый вход блока 8 вычисления приращения функции поступает значениеИЮ 0 ЬХ + РоЬз 4 полученное путемсдвига значения, выбранного из третьего блока б постоянной памяти на одинразряд влево. На второй вход блокавычисления приращения функции поступает значение Х Юоа с выхода второго блока 5 постоянной птмяти. Навыходе блока 8 вычисления приращения Функции образуется значениеа"фьЪи а) ч, которое поступает натретий вход блока 11 суммирования,на четвертый вход которого тпоступаетопорное значение функции с выходапервого блока 4 постоянной памяти,Блок 11 суммирования производитсложение опорного значения функциии трех приращений функции, причемзначения с выходов блоков 8, 9 и 10вычисления приращения функции сдвинуты относительно старшего разрядаопорного значения функции на 2 К++11,К и К разрядов соответствейно.На вйходе блока 11 суммирования образуется искомое значение функции,которое поступает на выходной регистр 1:2. На этом процесс вычислениязначения функции заканчивается.Таким образом, достигнуто сниже+ние суммарной информационной емкости блоков постоянной памяти ис пользуемых в устройстве более чем в 7 раз.Формула изобретенияУстройство для вычисления функций, содержащее регистры старших и младших разрядов, три блока памяти, первый блок вычисления приращений, 10 блок суммирования и выходной регистр,причем выход регистра старших разрядов соединен со входами первого и второго блоков памяти, выходы которых подключены соответственно к первым нходам блока суммирования и первого блока вычисления приращений, второй вход которого через третий блок памяти подключен к выходу ре-гистра младших разрядов, а выход 2 О блока вычисления приращений соединенсо вторым входом блока суммирования, о т л и ч а ю щ е е с я тем, что, с целью сокращения оборудования, оно содержит регистр средних разрядов, четвертый блок памяти и второй и третий блоки вычисления приращений, причем выход регистра средних разрядов через четвертый блок памяти подключен к первым входам второго и третьего блоков вычисления прира- .О шенин, вторые входы которых соеди- Щиены с выходом второго блока памяти, выходы второго и третьего блоков вычисления приращений подключены соответственно к третьему и четверто му входам блока суюирования.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР9 342193, кл. С 06 Г 7/26, 1972.2. Потапов В.И., Флоренсов А.Н. Таблично-аддитивная органиэация нычислений в ЭВМ функций, принадлежащих к классу дважды непрерывно дифференцируемых. Автоматика и нычислительная техника, Рига 1977, Р 6, с. 73-77 (прототип).773626 Составитель А.Зоринктор Г.Волкова ТехредН.Ковалева Корректор Н.Сте сн з лиал ППП "Патент", г. Ужгород, ул. Проектна тираж 751ударственногоизобретенийсква, Ж, Ра 06/6 2ВНИИПИ Госпо делам113035, Мо Подмитета СССРоткрытийская наб., д