Устройство для вычисления функции а

(51) Г 7/5 у;грЕТЕНИЯ СВИДЕТЕЛЬСТ АВТОРСК нический инстиой Октябрьскойлюции.Г.Накалюж 0) Заир Хаддад ельство СССР7/544, 1974.ЫЧИСЛЕНИЯ ФУНКГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИ(54) УСТРОЙСТВО ДПЯ ЦИИ А(57) Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройст вах, выполняющих вычисление функции хА и осуществляющих контроль данной функции аппаратными средствами. Целью изобретения является контрольй правильности вычисления функции А".В состав устройства входят регистр 1аргумента, вход 2 аргумента устройства, блок 3 элементов ИСКЛЮЧАЮЩЕЕИЛИ, блок 4 вычисления функции Арегистр 5 результата, блок 6 умножения, регистр 7 контрольного кода,схема 8 сравнения, элемент И 9, блок10 элементов И и блок 13 синхронизации, который содержит управляющийвход, первый, второй и третий триггера, генератор импульсов, элементИ и распределитель импульсов. Устройство в отличие от прототипа осуществляет проверку правильностивычисления функции 2 = АУстройство производит вычислениефункций А и А". В результате сравнения произведения А А" с контрольным кодом 2" вырабатывается сигнал,сигнализирующий о правильности вычисления функции А" . 2 ил.13323 35 личина постоянная, то ее можно использовать в качестве контрольной величины. Если вычисленное значение 17 + совпадает со значением конт 2-1ральной величины А 2 1 , то вычисление функции А" произведено правильно и блок вычисления функции А" не содержит неисправностей, в противном случае устройство работает неверно. Это обстоятельство и положено в основу контроля правильности вычислеИзобретение относится к вычислительной технике, может найти применение при создании цифровых вычислительных машин, выполняющих вычисление1 функции А", осуществляющих контроль данной функции аппаратными средствами, и является усовершенствованием известного устройства по основному авт.св.11 520595.1 ОЦель изобретения " контроль правильности вычисления функции А".На фиг,1 приведена структурная схема устройства для вычисления функции А ; на фиг.2 - схема блока синхронизации.В состав устройства для вычисления функции А" входят регистр аргумента,информационный вход 2 аргумента устройства, блок 3 элементов ИСКЛЮЧА 10 ЩЕЕ ИЛИ, блок 4 вычисления функции Арегистр 5 результата, блок б умножения, регистр 7 контрольного кода, схема 8 сравнения, элемент И 9, блок 10 элементов И, информационный 25 выход 11 устройства, выход 12 сигнала ошибки и блок 13 синхронизации, содержащий управляющий вход 14 устройства, первый, второй и третий триггеры 15 - 17, генератор 18 импульсов, элемент И 19, распределитель 20 импульсов, первый, второй, третий и четвертый выходы 21 - 24.хБлок 4 вычисления функции А производит вычисление функции 2 = А" (где Х - значение аргумента, представленное и-разрядным двоичным кох до. Если вычислить величину Е = А" где Х - инверсноезначение Х, то ее можно использовать для контроля правильности вычисления функции Е = Ах.Действительно принимая воьвнимание что Х = 2 -1 - Х можно по 12 -1-х) 2"-казать, что 1 = А = А -х 2-2 - 145 1 А =4= А ,илиАх9 О. 2 = А . Так как А - ве 15 2ния функции А в предлагаемом устройстве,Устройство для вычисления функцииА работает следующим образом,В исходном состоянии в регистреконтрольного кода записано значениеА. По сигналу начала операциивычисления функции А", поступающегопо управляющему входу 14 в блок 13,устанавливается в единичное состояние первый триггер 5, и сбрасываются второй 1 б и третий 17 триггеры.Нулевые сигналы с выходов второго триггера 1 б и третьего триггера17 поступают соответственно на третий 23 и четвертый 24 выходы блока13 и проходят дальше соответственнона второй вход блока 3 элементовИСКЛ 10 ЧАЮЩЕЕ ИЛИ и на второй входэлемента И 9. Нулевой сигнал с выхода элемента И 9 поступает на второйрход блока 10 элементов И и темсамым запрещает выдачу информации наинформационный выход 11 устройства.Нулевой сигнал на втором входе блока3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ обеспечивает передачу информации с его первого входа на выход без изменения.Одновременно единичный сигнал с выхода первого триггера 15 поступаетна первый вход элемента И 19 блока13 и разрешает передачу через негоимпульсов с генератора 18 импульсовна вход распределителя 20 импульсов,который последовательно во времениформирует импульс соответственно напервом, втором, третьем и четвертомвыходах. Импульс с первого выходараспределителя 20 импульсов поступает на первый 21 выход блока 13 идальше на вход записи регистра 1аргумента. Этот сигнал обеспечиваетперезапись кода аргумента Х, находящегося на входе аргумента 2 устройства в регистр 1 аргумента.4Содержимое регистра аргумента 1поступает на первый вход блока 3элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и далеебез изменения на вход блока 4 вычисления функции А для вычисленияфункции А . Результат вычисления поступает на информационный вход регистра результата 5,Импульс с второго выхода распределителя 20 импульсов поступает на второй выход 22 блока 13 и далее на вход записи регистра результата 5,3 1 обеспечивая тем самым запись в него вычисленного значения А".Импульс с третьего выхода распределителя 20 импульсов поступает на единичный вход второго триггера 16 и тем самым устанавливает его в единичное состояние, Единичный сигнал с выхода второго триггера 16 поступает на третий выход 23 блока 13 и далее на второй вход блока 3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Единичный сигнал на втором входе блока 3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ обеспечивает передачу на вход блока 4 вычисления функхции А инверсного значения аргуента (М) для вычисления функции А". Результат вычисления поступает на первый вход блока 6 умножения, на второй вход которого с регистра результата 5 поступает ранее вычисленное значение А".В результате выполнения операции умножения на выходе блока 6 умножения будет вычислено значение А А", которое поступает на первыйхвход схемы 8 сравнения. На второй вход схемы сравнения с регистра 7 контрольного кода поступает контрольное значение Ах -" . В результате происходит сравнение А" А" и контврольного Ь. " значений. На выходе схемы 8 сравнения вырабатывается сигнал, который принимает единичное значение в случае совпадения сравни 332315 4 сигнала ошибки, сигнализируя о прах вильном выполнении операции А , и35401 45 50 55 ваемых величин и принимает нулевое значение приих неравенстве, Этот сигнал поступает на первый вход элемента И 9,Едийичный импульс с четвертого выхода распределителя сигналов 20 поступает на единичный вход третьего триггера 17 и на вход сброса первого триггера 15. В результате этого тре тий триггер 17 устанавливается в единичное положение, а первый триггер 15 - в нулевое. Нулевой сигнал с выхода первого триггера 15 поступает на первый вход элемента И 19, запрещая тем самым поступление импульсов на вход распределителя 20 импульсов. Одновременно единичный сигнал с выкода третьего триггера 17 поступает на четвертый выход 24 блока 13 и далее на второй вход элемента И 9, разрешая прохождениечерез последний сигналов с выхода схемы 8 срАвнения.Если на выходе схемы 8 сравнения имеется единичный сигнал, то он через элемент И 9 поступает на выход 5 10 15 20 25 30 одновременно поступает на первый вход блока 10 элементов И, разрешая тем самым выдачу правильного зна. чения А на информационный выходхустройства с регистра 5 результата.Если на выходе схемы 8 сравнения имеется нулевой сигнал, то он через элемент И 9 поступает на выход 12 сигнала ошибки и первый вход блока 10 элементов И. При этом содержимое регистра 5 результата на информационный выход 11 устройства выдаваться не будет, так как при работе устройства произошла ошибка.Формула изобретенияУстройство для вычисления функции А" по авт.св. Ф 520595, о т л ич а ю щ. е е с я тем, что,с целью контроля правильности вычисленияхфункции А , в него введены регистр аргумента, блок элементов ИСКЛЮЧАЮ-ЩЕЕ ИЛИ, регистр результата, блок умножения, регистр контрольного кода, схема сравнения, блок элементов И, элемент И и блок синхронизации, причем информационный вход аргумента устройства соединен с информационным входом регистра аргумента, вы- ; ход которого соединен с первым вхо-адом блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ,выход которого соединен с входом блохка вычисления функции А , выход которого соединен с информационным входом регистра результата и первым входом блока умножения, выход которого соединен с первымвходом схемысравнения,выход которойсоединен спервым входом элементаИ,выход которого соединен с выходом сигнала ошибки устройства и первым входом блока элементов И, выход которого соединен синформационным выходом устройства,выход регистра контрольного кодасоединен с вторым входом схемы сравнения, выход регистра результата соединен с вторыми входами блока умножения и блока элементов И, вход запуска устройства соединен с одноименным входом блока синхронизации, первый и второй выходы блока синхронизации соединены соответственно с входами записи регистров аргумента и ре" зультата, третий и четвертый выходыблока синхронизации соединены соответственно с вторыми входами блокаэлементов ИСКЛЮЧАЮЩЕЕИЛИ иэлемента И,1332315 г,г Составитель А.Шуляповедактор Е.Папп Техред И,Попович Корректор В.Бутяг ул. Проектная,роизводственно-полиграфическое предприятие, г.уж Заказ 3833/44 Тираж 67 ВНИИПИ Государстве по делам изобрет 113035, Москва, ЖПодписиого комитета СССРий и открытийРаушская наб., д.4/5