Запоминающее устройство

п 11650101 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сааэ Сбветскнх Социалистических Республик(45) Дата опубликования описания 28.02.79 Государстееннын комит 53) УДК 628.327.6(54) ЗАПОМИНАЮЩЕЕ УСТРОЙС го счетчика имп ирания, адресны сов, шинчисловы Изобретение относится к области вычислительной техники и может быть испопьзовано для хранения цифровой информации в различных устройствах электротехники.Известны запоминающие устройства (ЗУ), которые содержат тт-разрядный регистр числа, куб памяти, содержащий две 2"-разрядных ячеек памяти и т-разрядньей регистр адреса. Запись кода числа в куб памяти осуществляется через, регистр 10 числа в одну из 2 ячеек по адресу, заданному в регистре адреса, а считывание кода числа из ЗУ производится по адресу через регистр числа 1.Недостатком известных ЗУ является не эффективное использование элементов памяти вследствие того, что разрядность записываемых чисел бывает меньше и; кроме того, независимо по разным адресам могут быть записаны одинаковые числа, а также оборудование накопителя используется неэкономично при близких значениях разрядности адреса и числа.Наиболее близкое к изобретению техническое решение - запоминающее устройство, которое содержит счетчики импульсов, накопитель, вход которого соединен с выходом дешифратора, блок управления, вход которого соединен с шиной считывания, а выходы - с соответствующими входами перво уль ы записи и ст е е шины 2.Недостатком известного запоминающего устройства является низкое его быстродействие, так как для записи или выборки числа из накопителя динамического типа необходимо предварительно выполнить в среднем "/2 тактов для того, чтобы подвести необходимый элемент памяти к шине записи или стирания.Цель изобретения - повышение быстродействия запоминающего устройства,Поставленная цель достигается тем, что устройство содержит блок анализа единичного состояния накопителя, один вход которого соединен с шиной считывания, другие входы соединены с соответствующими входами дешифратора, выход блока анализа единичного состояния накопителя подключен к входу блока управления, выход которого соединен с входом второго счетчика импульсов, второй вход блока управления соединен с шиной адреса, первый и второй управляющие входы блока управления соединены соответственно с шинами считывания и адресной. Такое устройство позволяет повысить цикл обращения к накопителю, т. е. время для записи и считывания уменьшается.На фпг. 1 представлена блок-схема устройства; на фиг, 2 дан пример построения запоминающегосро ства.Устройство нмсст генератор 1 1 лмпул.- сов вьход котооого .НодслОч н и схеме 2 запуска. Выход схемы запуска сосдп:,сн со счетным входом первого счетчика 3 импульсов. Выходы счетчика импульсов подклго 1 ены к в.соду дешифратора 4, который расшифровывает лобое состояние счетчика 3 импульсов и возбуждает одну из своих выходных шин. Выходы дешифратора соединены с соответствующими разрядами накопителя 5, выполненного в виде регистра и параллельно на блок б анализа единичного состояния разрядов пако,пг;еля, Выход блока анализа едишИного состояния подключен через с,"сему 7 запуска к выходам второго счетчика 8 юульсов, а также к устройству 9 выработки сигналов считывания, которая с помощью своего выхода опрашивает состояние счетчиков 8 и 3. Счетчик 8 входами связан с адресными шинами. На выходе счетчика 8 установлена схема 10 выявления нулевого состочния, выход которой подсоединен к устройству 9 выработки сигнала считывания. Схема 2, блок 6 и схема 7 управляются шинами СчитываиО и Выработка адреса, а накопитель 5шинами Запись и Стирание. Генератор 1, схемы 2, 7, 10 и устройство 9 образуют вместе блок управления.Работа устройства поясняется на примере запоминающего устройства на четыре трехразрядных числа (см, фиг. 2), Рассмотрим режим Запись. Первоначально трехразрядный код числа параллельно с числовых шин поступает на вход счетчика 3 числа. На выходе дешифратора 4 прп этом возбуждается одна из восьми шин. Так как каждая шина дешифратора заведена по порядку на соответствующий разряд накопителя 5, то при поступлении сигнала Запись по шине 3 происходит установка в единичное состояние того разряда накопителя, на входе которого произошло совпадение сигналов возбужденной шины дешифратора с сигналом записи, Таким образом, при поступлении других кодов на вход счетчика 3 также в накопителе 5 будут зафиксированы единичные состояния. Например, как показано на фиг.2, в единичном состоянии находится второй разряд накопителя, которому соответствует число 2, третий разряд, которому соответствует число 3, пятый разряд, которому соответствует число 5, и седьмой разряд, которому соответствует число 7. Аналоги 1- но осуществляется режим Стирание информации в накопителе 5, При этом код числа поступает параллельно на вход счетчика 3, а сигнал Стирание на шине Стирание устанавливает в нулевое состояние тот разряд накопителя, на входе ко 10 15 20 25 30 35 1 О :5 50 Дд б 0 бб торого произошло совпадение сигналов от дсшифратора 4 н шины Стирание.В рсжмс Выработк; адреса перво 1;1- чально счетчики 8 и 3 дол;кпы быль устинов ясны В ЛсвОс соОян 1 с. Сигналом Выработка адреса по шине Выработка адреса через элемент ИЛИ 11 на вход элемента И 12 схемы 2 запуска дается разрешение на прохождснис:1 срсз элссн И сигналов генсргтора 1 им 11 у лисов на счетныЙ вход счетчика 3. Псрвый 1 мп 1 льс с генератора 1 устанавливает счетчик 3 в состояние 100 - 1. При этом возбуждается первая шина ДШ, дешифратора 4, которая управляет элементом И 13 блока 6 анализа единичного состояния. При этом элемент И 13 вь 1 деляет импульс, который поступает через элемент ИЛИ 14 блока 6 анализа и элемент И 15 схемы 7 запуска на счетный вход цепи сложен 1 реверсивного счетчика 8 адреса. При совпадении трех сигналов: с первой шины дешифратора 4, с шины Выработка адреса через линию задержки 16 и элемент 17 блока 6, с выхода первого разряда накопителя, который выделяет сигнал только находясь в единичном сос-,о:,;11,первый разряд накопителя находится в нулевом состоянии, то сигнала на вход сче-чика 8 не поступает, и счетчик 8 остается в нулевом СОСтоЯНИИ.Далее на вход счетчика 3 через схему 2 поступает второй импульс. При этом счетчик 3 устанавливается в состояние 010 - 2, возбуждается шина ДШ, дешифратора 4, которая заведена на вход элемента И 18 блока б анализа. Элемент И 18 выделяет импульс, но все три его входа возбуждены из-за присутствия сигнала от второго разряда накопителя 5, находящегося в единичном состоянии, от шины Выработка адреса и в данный момент от шины ДШ, дешифратора 4, Таким образом, счетчик 8 устанавливается в состояние 10 - 1. Так как сигнал от элемента И 15 также завсден через устройство 9, а именно линию задержси 19 и элемент 20, то он с задержкой, равной времени установления состояния 10 - 1 счетчика 8, опрашивает выходные цепи счетчика 8 и счетчика 3. Таким образом, на адресных шинах появляется код 10 - первый адрес, а на числовых шинах код 010 - код числа 2.При поступлении третьего импульса генератора 1 в режиме Выработка адреса; на адресных шинах появляется код 01 - второй адрес, а на числовых шинах 110 - код числа 3, и т. д. до четвертого адреса и кода числа, равного 7. После выделения восьмого импульса с генератора 1 девятый импульс не проходит, так как режим Выработки адреса должен быть закончен.В режиме Считывание по адресным шипам параллельно на вход счетчика 8 поступаст код адреса. Предположим, что этокод адреса 11 в 3, 1 хроме того, сигнал пялны считывания через элементы ИЛИ и И схемы 2 запуска разрешает импульсам генератора 1 поступать на счетный вход счетчика 3 числа. Первый импульс генератора устанавливает счетчик 3 в состояние 100 - 1, На выходе дешифратора возбуждается шина ДШ однако элемент И 13 на элемент ИЛИ 14 блока 6 анализа импульса не выделяет, так как первый разряд накопителя 5 находится в нулезом состоянии. С приходом второго импульса на счетчик 3 элемент И 18 выделяет сигнал через элемент ИЛИ 14 блока б анализа ц элемент И 21 схемы 7 запуска ца счетный вход 3 счетчика, работающего на вычитание. Счетчик 8 переходит из состояния 11 в 3 в состояние 01 в 2. Элемент И 18 блока б анализа выделяет импульсы, так как на всех ее трех входах имеются сигналы от шины считывания через линию задержки 22 и элемент ИЛИ 17; сигнал от шины ДШ. дешифратора 4 и сигнал от второго разряда накопителя 5, который находится в единичном состоянии,Третий импульс с генератора 1, установив счетчик в состояние 110 в 3, возбуждает шину ДШ, дешифратора 4 и элемент И выделяет импульс на вход Вычитание счетчика 8 и переводит его пз состояния 01 - 2 в состояние 10 - 1. Четвертый импульс, поступив на счетчик 3, не вырабатывает импульс на вход счетчика 8, так как четвертый разряд накопителя 5 находится в состоянии О. Пятый импульс устанавливает счетчик 3 в состояние 101 - 5, а счетчик 8 переводит из состояния 10 - 1 в состояние 00 - О. Схема 10 выявлеплч нулевого состояния счетчика 8 выделяет импульс на элемент ИЛИ 20 устройства 9 для опроса состояния счетчика 3. Таким образом в числовые шины выдается код 101 - 5. Это и будет число по адресу 3.Аналогично считываются числа по другим адресам, Так, по адресу 2 считывается код 110 - 3, по адресу 4 - число 7, а по адресу 1 - число 2. Однако каждый раз в начале режима Считывание необходимо предварительно установить счетчик 3 в нулевое состояние. Режим Считыьанис может прекращаться (снц 10 15 25 30 35 40 45 50 мается сигнал с шины Считывание) после каждого считывания кода числа илц при считывании части илп всего массива чисел.Сигнал Стирание может вырабатываться также по окончании режима Считывание. При этом в накопителе соответствующий разряд переводится цз состояния 1 в состояние О. Если окажется, что двум цли нескол кпм пользователям требуется записать одно и то же число, тогда этому числу соответствует определенный адрес. Этот адрес будет использован всеми пользователями.Испытания предлагаемого устройства показали, что время на считывание ц запись информации в зацоминающес устройство может быть уменьшено в среднем в 8 - 16 раз при значениях разрядности числа от 16 до 32,Формула изобретенц яЗапоминающее устройство, содержащее счетчики импульсов, накопитель, вход которого соединен с выходом дешифратора, блок управления, вход которого соединен с шиной считывания, а выходы - с соответствующими входами первого счетчика импульсов, шины записи и стирания, адресныс и числовые шины, отличающеесяем, что, с целью повышения быстродействия устройства, оно содержит блок анализа единичного состояния накопителя, один вход которого соединен с шиной считывания, другие входы соединены с соответсгвующими входами дешифратора, выход блока анализа единичного состояния накопителя подключен к входу блока управления, выход которого соединен с входом второго счетчика импульсов, второй вход блока управления соединен с шиной адреса, первыц и второй управляющие входы блока управления соединены соответственно с шцнамц считывания ц адресной.Источники информации,принятые во внимание при экспертизе 1. Майоров С. А., Новиков Г. И. Структура ЦВМ. Л Машиностроение, 1970, с. 271.2. Авторское свидетельство СССР496604, кл. 6 11 С 1100, 1973.650101 Лреснье шони Чиеррйи шины фее.т уцелели ш и Составитель В, Гордоноваех е Л. Камышникова дактор Е. Караулова Т р д Корректоры; Т. Добровольская и 3. ТарасоваТипография, пр. Сапунова,каз 97/15 Изд.197НПО Государственного комитета ССС113035, Москва, К,Тираж 680 Подписиоо делам изобретений и открытийшская наб., д. 4/5