Устройство для приема сигналов с дельта-модуляцией

(22) Заявлено 12.12.75 (21) 3372/О ем заявки-п исоеди Государственный комет Соввтв Ииниотров ССС во делам изобретений н открытий(43) Опубликовано 25,О 8,77 рюллетень31 21.391 (088. 8 3) У 1 45) Дата опу кования описания, 11 Авторыизобретения ыков и В. И. Грубов(54) УСТРОЙСТВО ДЛЯ ПРИЕМА СИГНАЛ С ДЕЛЬТА-МОДУЛЯЦИЕЙя, а в каждом кана оединенные интегра рицательного прираш ле - последовательн тор и фильтр низкой чем к ас ключены пос й элемент каждому входу интегратора поз ледовательно соединенные вход И, элемент памяти и выходно Выходы селекторов положител дательного приращений под й элемент И ьного и отр ключены к вхом соответ вуюших входных элементов лектора сигнала маркера кадронизатор подключен к другим ых элементов И 2 устройство отличается низкой ю приема многоканальных совыход с ра через синх входам выходОднако это ов ерн ость 5 общенийЦельверностиний. зоб ретения является повышен а многоканальных сообщерие Длч этого в ус 6 диненные входами скадра, селекторкода положительного и от а в каждом кан оединенные инте частоты, причем Изобретение относится к технике передачи сообщений и может использоваться в многоканальных адаптивных системах телеметрии, связи, фототелеграфии, телевиденияОдним из известных является устройство для приема сигналов с. дельта-модуляцией, содержащее соединенные по входу интегратор и синхронизатор, подключенный ко второму входу интегратора через последовател но соединенные делитель частоты, схему стробирования и закорачиваюший вентиль,причем выход интегратора соединен с фильтром нижних частот и со вторым входом закорачивающего вентиля 11) .Однако групповой сигнал, сформированный с помощью этого устройства, принципиально не может быть разнесен по соответствующим каналам, что делает устройство непригодным для приема многоканальныхсообщений с дельта-модуляцией,Известно устройство для приема сигналовс,дельта-модуляцией, содержащее соединенные входами селектор сигнала маркера кадра, селектор кода номера канада, селекторположительного приращения и селектор отройство,содержащее соелектор, сигнала маркера чомера канала, селекторы рицательного приращеале - посдедовательгратор и фильтр низк каждому входу ин тегратора подключены последовательно соединенные входной элемент И, элемент памяти и выходной элемент И.Выходы селекторов положительного и от 5 рицательного прирашений подключены х входам соответствующих входных элементов И, а выход селектора сигнала маркера кадра через сикхронизатор подключен к другим входам выходных элементов И, введены дешифратор номера канала, регистр памяти, элементы задержки и элемент ИЛИ, Выход селектора кода номера канала через дешифратор номера канала подключен к входам регистра памяти, каждый выход которого подключен к соединенным вместе другим входам входных элементов И каждого канала, выходы селекторов положительногэ и отрицательного прирашений через соответствуюшие элементы задержки подключены к входам элемента ИЛИ, выход которого подключен к установочному входу регистра памяти, а выход синхронизатора через другой элемент задержки к управляюшим входам элементов памяти,На чертеже представлена структурная электрическая схема предлагаемого устройства.Онэ содержит соединенные входами се- . лектор сигнала маркера кадра 1, селектор кода номера канала 2, селекторы положительного 3 и отрицательного 4 прирашений, а в каждэм канале - последэвательно соединенные интеграторы 5 и фильтр низкой частоты 6. К каждому входу интегратора 5 подключены последовательно соединенные входной элемент И 7, элемент памяти 8 и выходной элемент И 9. Выходы селекторов положительного 3 и отрицательного 4 приращений подключены к входам соответствуюшкх вход-р ных элементов И 7, 10, а выход селектора сигнала маркера кадра 1 через синхронизатор 11 подюпочен к другим входам выходных элементов И 9, 12, дешифратор 13 номера канала, регистр памяти 14, злемен ты задержки 15, 16, 17 и элемент ИЛИ 18, Выход селектора кода номера канада 2 через дешифратор 13 подключен к входам регистра памяти 14, .каждый выход которого подключен к соединенным вместе другим 50 входам входных элементов И 7, 10 каждогэ канала, выходы селекторов положительного 3 и отрицательного 4 прирашений через соответствуюшие элементы задержки 15, 16 подключены к входам элемента ИЛИ 18, м выход которого подключен к установочному входу регистра памяти 14, а выход сикхронизатэра 11 через другой элемент задержки 17 подсоединен к улравляюн 1 им входам элементов памяти 8, 19. 6 О Устройство работает следующим образом. Многоканальный сигнал кадра, поступивший на вход устройства, одновременно подается на селекторы сигнала маркера кадра 1, кода номера канала 2, положительного 3 и отрицательного 4 приращений. Сигнал маркера кадравыделенный с помошью селектора из об 1 цего сигнала кадра, корректирует работу синхронизатора 11. Коды номеров каналов, выделенные селектором 2, поступают на вход дешифратора 13. В соответствии с номерами каналов, входяших в группу с положительным прирашением исходной функции, на соответствуюших .выходах дешифратора 13 последовательно во времени формируются одиночные импульсы. Эти импульсы поступают ца соответствующие информационные входы регистра памяти 14, Пэсле записи в соответствуюший разряд р егистра памяти 14 сигнала последнего нэмера канала, входящего в укаэанную группу, на выходе селектора 3 формируется одиночный сигнал положительного приращения исходной функции, который поступает одновременно на управляюшие входы входных элементов И 7 всех 1 ч каналов. Записанная информация в регистре 14 через элементы И 7 переписывается в элементы памяти 8 соответствующих каналов, Тот же сигнал с выхода селектора 3, пройдя элемент 15 задержки и элемент ИЛИ 18, устанавливает регистр памяти 14 в исходное состояние. Аналогичным образом через входные элементы И 10 прэисходит перезапись информации из регистра 14 в элементы памяти 19 тех каналов, но которым исхэдцая функция имела отрицательцое прира 1 цецие.Сигнал с выхода селектора 4, пройдя элемент 16 задержки и элемент ИЛИ 18, устанавливает регистр 14 также в исходное состояниеподготавливая его к обработке очередногэ кадра передачи инфэрмации, Посв ле завершения обработки всех частей даннэго сигнала кадра сикхрэцизатор 11 вырабатывает одиночный импульсный сигнал, который открывает выходные элементы И 9 и 12, При этом с элементов памяти 8 и 19 на интегратор 5 сэответствующего канала подается только пэложительное или отрицательное прирашение сигнала (в зависимости от знака прирашения исходного аналогового сигнала на передаюшей стороне). Если же в полном кадре передачи информации кэд адреса какого-либо канала отсутствует, то на входы интегратора 5 зтогэ канала сигнал прирашения вообще не подается и в нем сохраняется накопленное значение сигнала от предыдугцих кадров. Ступенчатый сигналс выхода интегратора 5, пройдя через фильтр 6 низкой частоты, превращается в аналоговый и поступает на соответствуюший выход устройства.Указанный импульсный сигнал от синхро низатора 11 через элемент задержки 17 стирает информацию, накопленную в элементах памяти 8 и 19 за время обработки данного кадра. Посл этого устройство готово к приему сигнала очередного кадра с при- )ц ходом которого весь описанный процесс обработки повторяется.Применение устройства для приема сигналов с дельта-модуляцией позволяет повысить верность приема многоканальных сообше ний в многоканальных адаптивных системах телеметрии, связи, фотографии и телевидении, Технико-экономический эффект устройства состоит в );асширении его функциональных возможностей, ОФормула изобретения Устройство для приема сигналов с дельта- модуляцией, содержащее соединенные входами селектор сигнала маркера кадра, селек- И тор кода номера канала, селекторы положительного и отрицательного приращений, а в каждом канале - последовательно соединенные интегратор и фильтр низкой частоты, причем к каждому аходу интегратора под-) ключены последовательно соединенные входной элемент И, элемент памяти и выходной элемент И, при этом выходы селекторов положительного и отрицательного приращенийподключены к входам соответствующих входных элементов И, а выход селектора сипила маркера кадра через синхронизатор - кдругим входам выходных элементов И, о тл и ч а ю щ е е с я тем, что, с целью цо.вышения верности приема многоканальныхсообщений, введены дешифратор номера канала, регистр памяти, элементы задержки иэлемент ИЛИ, причем выход селектора кода номера канала через дешифратор номераканала подключен к., входам регистра памяти, каждый выход которого подключен ксоединенным вместе другим входам входныхэлементов И каждого канала, выходы селекторов положительного и отрицательногоприращений через соответствующие элементызадержки подключены к входам элементаИЛИ, выход которого подключен к установочному аходу регистра памяти, а выход синхронизатора через другой элемент задержки подключен к управляющим входам элементовпамяти. Источники информации, принятые во внимание при экспертизе,1, Авторское свидетельство СССР296252, кл. Н 03 К 13/22, 1971.2. Борисов Ю. П. и др. Основы многоканальной передачи информации, М., Связь",1967, с, 290-293,ачева Корректор Г едактор овале каз 3075/51 БНИИПИ Госуда Тираж 815рственного комитета Сдедам изобретений иква, Ж-Э 5, Рауыскаи СССР открытийнабеу и 35; илиал ППП "Патент, г. Ужгород, ул. Проектная, 4