Устройство для контроля логических блоков

Союз Советских Социалистических РесиублииГосударственный комитет оаета Министров СССР(71) Заявитель В, П. Калявин, А, В. Мозгалевский и С, Н. Никифоров енинградский ордена Ленина электротехнический институ им. В. И, Ульянова (Ленина)(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИ О 2 Изобретение относится к области автоматики и вычислительной техники и может быть использовано для автоматической проверки и поиска неисправностей в логических блоках цифровой вычислительной машины,Известны устройства, производящие проверку блоков путем сравнения выходных последовательностей контролируемого блока с эталонными последовательностями. Причем, в одном устройстве используются эталонные последовательности, хранящиеся в памяти, а в другом - вырабатываются в самом устройстве. Сравнение выходных последовательностей с эталонными осуществляется на каждом такте проверки, что обеспечивает максимальную достоверность контроля.Недостатком этих устройств является то, что при сложных проверяемых блоках узел выработки эталонных сигналов, а также трудоемкость разработки этих узлов, становятся весьма значительными. Этот недостаток приводит к целесообразности не сравнивать выходные последовательности с эталонными, а регистрировать их суммы накапливающими сумматорами с целью дешифрации неисправностей по результату сложения.Наиболее близким техническим решением к данному изобретению является устройство для контроля логических блоков, содержащее регистр сдвига и последовательно соединенные блок ввода программы, генератор тестов, первый дешифратор и формирователь импульсов, выход генератора тестов через контролируемый логический блок подключен к 5 сумматору последовательного типа и накапливающему сумматору параллельного типа, выходы сумматоров подсоединены к одним из входов второго и третьего дешифраторов, другие входы которых соединены с выходом 10 блока ввода программы и выходом регистрасдвига, выход второго дешифратора подключен ко входу блока индикации, а выход формирователя импульсов - и одним пз входов генератора тестов контролируемого логиче ского блока, сумматора последовательноготипа, накапливающего сумматора параллельного типа и регистра сдвига, управляющие входы которых и управляющий вход формирователя импульсов подсоединены ко входу 20 устройства.Однако такое устройство имеет хорошуюдостоверность только при условии малой длины проверяющих тестов, Только в этом случае, построив регистр сдвига, число разрядов 25 которого равно длине проверяющего теста,можно с полной достоверностью по заполнению разрядов регистра сдвига обнаруживать неисправности, приводящие к изменению только выходной последовательности допол нительного сумматора. Но длина теста может14 15 2 13 8 9 10 1 2 0 1 0 Исправный баск 0 1 0 1 1 0 Неисправный блок достигать величины 10 и более, построение регистра такой разрядности практически невозможно. Поэтому при реализации подобных )стройств регистр сдвига выполняется закольцованным с помощью сумматора по модулю два. При этом, если неисправность, приводящая только к изменению выходной последовательности дополнительного сумматора, искажает эту последовательность четное число раз и с периодом, равным или кратным числу разрядов закольцованного регистра сдвига, то она может быть и не обнаружена. Подобным образом могут проявляться как одиночные, так и кратные неисправности. Это приводит к принятию неисправного блока за исправный.Целью изобретения является повышение достоверности результатов контроля.Это достигается тем, что предлагаемое устройство содержит элементы ИЛИ, И и сумматор по модулю два, одни из входов элементов И подключены ко входам второго и третьего дешифраторов и к выходу блока ввода программы, другие входы элементов И соединены с выходами регистра сдвига, а выходы элементов И через последовательно соединенные элемент ИЛИ и сумматор по модулю два, один из входов которого подключен к выходу сумматора последовательного типа, подсоединен ко входу регистра сдвига.На чертеже показана блок-схема предлагаемого устройства, которая содержит генератор тестов 1, контролируемый логический блок 2, первый дешифратор 3, накапливающий сумматор параллельного типа 4, сумматор последовательного типа 5, элементы И 6, элемент ИЛИ 7, регистр сдвига 8, блок ввода программы 9, третий дешифратор 10, второй дешифратор 11, блок индикации 12, формирователь импульсов 13, суммагор по модулю два 14, выход 15 формирователя импульсов 13 подключен к входам 16 генератора тестов 1, контролируемого логического блока 2, сумматоров 4 и 5 и регистра сдвига 8, управляющие входы 17 которых и управляющий вход 18 формирователя 13 являются входами устройства,Устройство работает следующим образом, При поступлении сигнала на управляющий вход 16 производится начальная установка всех узлов устройства, имеющих элементы памяти (например триггеры). Подача сигнала на управляющий вход 17 обеспечивает появление тактовых импульсов на выходе 15 формирователя 13. Генератор тестов 1 начинает 10 15 20 25 30 35 40 45 50 выдавать по всем своим выходам импульсные посЛедовательности, проверяющие контролируемый логический блок 2, Выходные коды контролируемого логического блока 2 подвергаются операциям параллельного и последовательного суммирования. Параллельное суммирование производится накапливающим сумматором параллельного типа 4, в котором и хранится результат суммирования. Последовательное суммирование выполняется в сумматоре последовательного типа 5, а результат суммирования через сумматор 14 по модулю два поступает на вход регистра сдвига 8. Регистр 8 закольцовывается через один из элементов И 6, элемент ИЛИ 7 и сумматор 14, Модуль закольцовки, т. е. один из элементов И 6 выбирается с помощью блока ввода программы 9. Процесс генерации тестов и работа всего устройства продолжается до появления на выходах генератора тестов 1 комбинации, означающей окончание цикла проверки. При этом срабатывает первый дешифратор 3 и появляющийся на его выходе сигнал запрещает выработку тактовых импульсов на выходе 15 формирователя импульсов 13. В накапливающем сумматоре 4 будет храниться итоговая сумма выходных кодов (строк) контролируемого логического блока 2, в регистре 8 будет находиться итоговая сумма выходных кодов (столбцов), а сумматор 5 будет хранить единицы переполнения от суммирования столбцов.Эти суммы и единицы переполнения определяют состояние контролируемого логического блока 2. Второй дешифратор 11 и блок индикации 12 срабатывают прп истинном значении сумм и единиц переносов, а третий дешифратор 10 перекодирует значения сумм и единиц переносов (в случае их искажения т, е, при одиночных неисправностях) в позиции неисправных элементов.Сущность изобретения можно пояснить следующим примером, Полагаем, что длина теста равна 15. В табл. 1 приведены примерные значения выходных последовательностей сумматора последовательного типа для исправного и неисправного (искажены компоненты в 4-ом и 10-ом тактах) контролируемого логического блоков. Причем в неисправном контролируемом логическом блоке неисправность приводит только к искажению выходной последовательности сумматора последовательного типа, значения сумм накапливающего сумматора идентичны и не приводятся,)0разряда регистра периодазакольцевк. 0 12 Итоговая сумча 0 0 0 0 0 0 30 Таблица 3разряда регистра 0 Итоговая сучма 0периодазакольцовки 35 0 0 0 Итоговая сумма 0 Выбранное значение модуля закольцовки равнялось 3, В табл. 2 и 3 показано формирование итоговых сумм выходных последовательпосгсй сумматор 1 последовательного типа для исправно о и нсисправ:Ого контролируемых логических блоков,1 ак видно из табл. 2 и 3 неисправность или неисправности, вызвавшие искахкенпя 4-ой и 10-ой компонент выходной последовательности сумматора последовательного типа, при закольцовке по модулю 3 не приводят к изменению итоговой суммы, т. е. не обнарукива. ются.В табл. 4 и 5 показано формирование ито- ГОВЫХ СУММ ДЛЯ ТЕХ ГКС ВЫХОДНЫХ ПОСЛЕДОВ 2- тельностей сумматора последовательного типа при изменепном модуле зако.п,нонки (модуль 5). Как видно из табл. 4 и 5, значение итоговойсуммы в 13 егист 13 е для неисправного бл 012 в гонце циЛа п 130 ве 13 ки 01 азы 132 ется измененным по сравнению с истинным, т. е, в данном 40СЛУЧ 2 Е ТОЛЬКО ИЗМСНСНИС МОД 1, ЛЯ З 2 КОЛЬЦОВКИ регистра, выбирас 3 иос с помолью блока ввода П 13 ОГ 132 ммы, 1303 ВОл 51 ст Обнар якивать нсиспраВности, п 13 иводя 11;ие к пср 110 дическим искажениям компонснт выходнОЙ последОВ 2- ТЕЛЬНОСТИ СУМ 312 Т 01 2 ПОСЛСДОЗПТСЛЬНОГО Тпна.Экономическиэффскг от использованияп 1 эедлаГасмОГО , тропстВ 2 ппп 330,1 коссрпном и 30 ПЗВОдствс 10 И 1 т 130 ли 13 усмых логических блоков составит примср о2,5 тыс. рублей в год,Юорм 3 ла изоорстсния Устройство для контроля логиясских бло ков, содерхкашее регистр сдвига и последовательно соедипепнь 1 с Олок ьвода программы, генератор тестов, первый дешифратор и формирователь импульсов, выход генератора тестов через коитролируеакь 3 й логический блок 60 подкл 101 еп 1" счм 3.тор" ,пзслсд 0132 тсльнОГОТИП 2 П 2 "2 ПЛИВ 23 ШСМ С 3 31312 ТОРУ,12 Р 2 ЛЛЕЛЬНО.О ТИ 12, 13 ЫХО:1 Ы СУМ 3.2 Т 0130 В ПОДСОСДИ.нены к 0 пим из Входов 13 тОрОГО и т 13 етьсГО дсшифраторои, дру;и, входы которых сосди епы с Выходом блока ьвода программы иЗаказ 25111 Изд..45 Тираж 110 б Полпипкс ЦПИИПИ Государственного комитета Совета Министров СССР по аслам изобретена и открытии 113035, Москва, )К.35. Раунская иаб, л. 45Тииоврсф 51, р, Сиуиова, 2 выходом регистра сдвига, выход второго дешифратора подключен ко входу блока индикации, а выход формирователя импульсов - к одним из входов генератора тестов, контролируемого логического блока, сумматора по- следователы 10 ГО типа, накапливаюцсго ст мматора параллельного типа и регистра сдвига, управляющие входы которых и управляю 1 ций вход формирователя импульсов подсос;инсны ко входу устройства, о т л и ч а ю ц е с с я тем, что, с целью повышения достоверности контроля, устройство содержит элементы ИЛИ И и сумматор по модулю два, одни из входов элементов И подключены ко входам второго и третьего дсшифоаторов и и выходу блока 5 ввода программы, другис моды элс.,снтов Исоединены с выходами регистра сдвига, а выхлы элементов И через последовательно сосдинснныс элемент ИЛИ и суммматор по модуго два, Одни из входов которого подкл 10- 1 О чсн к выходу сумматора последовательногогипа, подсосдннси ко входу регистра сдвига,