Преобразователь кодов из системы остаточных классов в позиционный код

,; ааееиф Союз Советских Социалистических Республик(22) Заявлено 16.12.74 ениехт заявки со сударственный комитетллетень М 32 Совета Министров СССРпо делам изобретенийи открытки сания 01.10.7 бликования 2) Авторы изобретени А. А. Любомудров и Ю. А. Поп Московский ордена Трудового Красного Знамен инженерно-физический институт1 Заявите РАЗОВАТЕЛЬ КОДОВ ИЗ СИСТЕМЫ Х КЛАССОВ В ПОЗИЦИОННЫЙ КОД,входные Одна эффицие обуслов,нающего кадо.в в Цель циента Это преобраИзобретение относится к области вычислительной техники и может быть использовано в цифровых вычислителыных устройствах для,перевода чисел, закодированных в системе остаточных классов (СОК), одно из оснований (модулей) которой равно Р=2, в двоичный код.Известно устройство, предназначенное для перевода чисел из системы остаточных классов в,позиционную систему счисления, содержащее входной и выходной регистры, пирамиблок хранения, констант каждому модулю, формирователи переносов 1). Недостатком его является большой объем оборудования, приходящийся на один модуль СОК. олее близким,по техничеокои сущизобретению является устройство, соее схемы сравнения, счетчик, блок упя, входной и выходной регистры, 2 О информационные шины 21,ко такое устройство имеет низкий конт использования оборудования, что лена наличием в устройстве запомиблока, содержащего паленый набор 25 торой информационной системы.изобретвния - увеличение коэффииспользования оборудования.достигается тем, что в предлагаемый зователь введены блок сдвиговых ре- Зо гистров, блок начальных условии и преобразователь кода единицы из ггг в двоичный код, выход которого соединен с,входом выходного регистра, а вход - с выходом первого разряда входного регистра и,входом блока начальных условий, выход которого соединен с информационным входом блока регистров сдвига. Управляющий вход блока регистров связан с первым выходом блока управления, а информационные выходы подключены к,второй группе информациодных,входов блока сравнения, управляющий выход которого соединен с входом блока управления, а управляющий вход - с вторым, выходом блока управления, третий выход которого подключен к управляющему входу входного регистра. Вход счетчика соединен с первым выходом блока управления. Это позволяет исключить из устройства запоминающий блок, хранящий полный набор кодов второй информационной системы чем достигается увеличение коэффициента иопользования оборудования.На чертеже показан преобразователь кода из системы остаточных классов в позиционный ход.Преобразователь содержит входной регистр 1, к входам которого подсоединены входные информационные шины 2, преобразователь 3 кода 1 из ггг в двоичный код, выходной регистр 4 выходные информационныешины 5, блок 6 начальных условий, блокслвигозых регистров 7, блок 8 сравнения,счетчик 9, блок 10 управления с,входом 11 ивыходами 12, 13 и 4.Входсной регистр 1 прелназначен лля фиксации числа А, представленного в СОК своимп вычетами по основаниям РР Рвкоде 1 из пг (А =- ( х 1, аъ ., а)гле а= гез 1 А (гпос 1 Р;). Регистр 1 разбит паа секций, Кажлая секция прслпазпачена лляфиксации одного разряда кола СОК, т. е. дляфиксацпи ол:ого вычета по осовацию Р иимеет Р, вколол (лля пр 1 сма а, з коле 1из Р;) и Р выходов. Выходы регистца поразрядно полсоелинспы к первым ипформациопгным входам блока Ор а Вне:Ия 8, причемвыход каждого разряда регистра полилюченк Ринформационным входам блока 8, Выхол секции регистра, фиксирующей вычет пооснованию Р= 2" 1 гле 1 г = 1, 2, 3), имеет 20Рши:1, которые полсоелипеиы к Входам пре.образоватегя 3 кода 1 из т в двоичныйкол и Олока 6 начальных условиЙ.11 реооразователь кола 1 изный кол служит лля преобразоваппя вычета 25псла А по ОсноваПИ 0 Р,=2",лого в коле 1 пз Р, в лвоичный кол и .;ожет быть реаг 1 изоз 1 и на Обнове блока Посоя 11 ной памяти емкостью в Рслов, исмеющегоРвходов п 1 г выколов. Выходы преобразователя 3 подсослипесны к входам регистра 4,выхо,1 ы которого подкл 10-Оны к выхОЛ 1 ым игформационным шииам 6 съема 1 г младшихразрялоз искомого двоичного кода.Блок ,начальных условий предназначендля задания на альных условий па слвиговыезамкнутые регистры 7. Блок 6 может бытьреализовавши на осснове блока лостоянной памяти емкостью в Релов, имеющего Р,вхолови 1 Р +Р 2Р ) выхолов, Выходы блока 6 подразделяются на (г - 1) группу, и выходы каждой группы полсоелиня 10 тся к информацпоиным входам соответствующегослвитового,регистра 7.Блок слвигоВых регистров 7 прелпазначен 45для генерации чисел с шагом, равным Р,причем генерируемые числа представлены вСОК. В состав блока, входят и - 1 сдвиговыхзамкПутых регистров, функционирующих виоде 1 из Р;, и формирование очередного числав СОК сводится и одной операции сдвига,проволимой однсвреме 11 но па каклом из регистров 7, причем на 1-м регистре сдвиг произволИтся на 1;=Р, - Р, разрядов. Каждыйиз и - 1 регистров имеет Р; входов и Р; выходов, причем выходы регистров,полсоединены к вторым информационным входам блокасравнения. УпраВление блоком сдвиговых регистров производится,по управляющему входу, подсоединенному к первому выходу 12 60блока управления 10. При подаче сигнала науправляющий вход,на,каждом из региспров7 произВодится сдвиг,на 1; разрядов.Блок сравнения 8 предназначен для сравнения исходного числа А, зафиксировавного 65 на регистре 1, и числа, сформированного парегистрах 7. Блок 8 имеет лве группы информационных входоз по Р, +Р,+ +Р 1вколов в каждой группе, улравляющий зыхо:1,и упораВляющий вход и может быть,реализован па элементах И и ИЛИ. Перваягруппа игпформационных,вхолов блока 8 полсослипона к выходам входного регистра 1,вторая группа - ск информационным выходамс 1 гсса сдвиговых регистров, управляющий выход полключегн к вхолу 11 блока управления10, а управляющий вход подключен к второму выхолу 3 блока управления. Г 1 ри равенстве колонн, зафиксирова;иных па регистрах,сигнал, подаваемый на вхол олока сравнения,проходит па его Выход. В случае же, когдаколы на регстрах 1 и 7 пе разны, сигнал,полаваемый гна вход блока 8, па его выход пепрохолит,СчетИс 9 предпазпасен Лля подсчета п.;пульсов, полаваемых на управляющий вхолблока сдвиговых регистров, и его вход полсоелинсн к первоеу Выхолу 12 ОлОка упраВлеппя 10, а выход - к гыхолным вчформацио 1 шым шинам 5 съема старцтих разрялозискомого двоичного кола.Блок управления 10 имеет три выхода 12,13, 14 и один вход 1. На выходы 12, 13, 14 отблока управления соответственно поступаютследующие сигналы: сип 1 аЛЫ СДВИга, ПОЛазасмые на управляющий вхол блока сдвиговыхреп 1 строз; сигналы опроса, .олаваемыс науправляющий вход блока сравнения; сигналсчитывания с регистра 1 вычета числа А поо"новацию Р. = 2". На вход 11 блока управления с управляющего выхода блока сравне.пия 8 подается сигнал об о:сопчапип перевола.Работает устройство следующим образом.Число А = ( а 1, а 2 а), представленноев СОК своими вычетами а, = гез 1 А 11 пос 1 Р;)по основавиям Р, Р, Р, которое требуется преобразовать в двоичный код, поступает па шины 2 и фиксируется на регистре 1в коде 1 из Р;. Первым импульсом, полаваемым от блока управления по выходу 14,производится считывание вычета ас регистра 1 (а, - вычет числа А по основаниюР =2"), Считаиный,вьиет алреобразуетсяпреобразователем кода из кода 1 из Р, вдвоичный код, представляющий собой 1 гмлалших двоичных разрядов искомого двоичного кода числа А,Действительно, а, = гез 1 А (гпос 1 2") == гез 1 (А,+А) гпос 12" = А где А - частьдвоичного кода, содержащая г младших двоичных,разрядов числа А; А, - часть двоичного кода числа А, содержащая старшие двоичные разрядыначиная,с 1+1-го разряда; таккак А, делится на 2 без остатка, а А(2 что гез 1 А (гпос 1 2") = А.СчитанИое а, помимо преобразователя 3подается в иоде 1 из Рна блок 6 начальных условий, хранящий в постоянной памяти2" векторов в СОК,вида В= ( 1, Д 2, 1)Каждый вектор В представляет собой наоор вычетов по основаниям Р Р,Р, который соответствует наименьшему числу из диапазона (О, Р, х Р х х Р), имеющему свопм вычетом а, .по осцдзаишо Р= 2". После выборки из блока 6, вектор В фиксируется ца регистрах 7, причем каждый вычет фиксируется на соответствующем рег.стре в коде 1 из Р;.После фиксации вектора В па регистрах 7 полачей импульса по выхолу 13 произвол:тся первый опрос блока сравнения. Если код на регистре 1 совпадает с кодом на регистрах 7, импульс, пройдя блок сравнения, фиксирует окончание перевода. Если содержимое регист 15 ра 1 не совпадает с содержимым регистров 7, импульс опроса не пройдет через блок сравнения и блок управления,начнет выдавать импульсы по,выходам 13 и 12,с некоторым сдвигом,во времени.20Каждым очередным импульсох 1, подаваемым по выходу 13, производится опрос блока сравнения, а каждым очерелным импульсом, подаваехьв от блока управления по выхолу 12, произволится формирование ново го числа ца регистрах 7. Формирование нового гпсла сводится к прибавлепив велиппны Р к кажлому вычету а; по модулю Р;. Операция сложения цо молу;по Р;. реализуется слвцгом на 1-м регистре на Р, - Р; разрялов. Колцчсст- ЗО во импульсов слвцга (оцерацц сложения) фиксируется счетчиком 9.Момент окончатия перевода (исхолцсе число, зафиксированное на регистре 1, совпало по величине со сформирозаццыл числом 35 на регистрах 7) фиксируется олском сравнения - импульс опроса, подазаезый по выходу 13, пройдет олок сравнения ц поступит на блок управления.По окончании перевода на регистре 4 за фиксированы младшие А разрядов искомого двоичного коЛа, а счетчик фиксирует сколько раз в исходном числе содержится, величина 2, т. е. счетчиком фиксируются старшие разряды искомого двоичного, кода.Таким образомвведение в устройство 45 блока замкнутых сдвиговых регистров, блока началыых условий и преобразователя кола 1 из т в двоичный код позволяет существенно увеличить коэффициент использования оборудования устройства за счет исклочсния 50 запоминающего блока, хранящего полный набор кодов второй информационной системы.Эффективность предлагаемого устройства видна на следующем коцкре пном примере: еслинапример, имеется трц основания СОК Р, = 15, Р,= 16, Р,= 17, то использованием двух сдвиговых замкнутых регистров, преобразсвателя кода 1 из 16 а двоичный код, солержащего в постоячцой памяти 16 четырехразрялцых лвоцчных слов, и блока наасыных условий, содержащего в,постоянной памяти 16 трцлцатцлвухразрядцых двоичных слов, улается исклсчить цз устройства зацомцасщи блок для хранения 4080 шестналцатцразрядных двоц ьных слов, чем достиГается увелисцце ,Оэффцццецта цспс,ьзования оборудования. Среднее время преобразования кодов из СОК в двоичный код предлагаемым пзеобразователем равно времени выполненця 130 операций сдвига, реализуемых блоксх,сдвиговых регистров.Формула изобретенияПреобразователь кодов цз системы остаточных классов в позиционный код, содержа. щий входной регистр, входы которого подключены к входным информационным шицам, а выходы всех разрядов, кроме первого, соеццнены,с первой группоц информационных вхолоз блока сравнения, блок управления, счетчик и выходноц регистр, выходы которых соелинены с выходными информационными шинами, о тл цч аю щи й ся тем, что, с це. лью увеличения коэфсрцццецта использования оборудования, в него дополнительно ввелены блок слвигсвых регистров, блок начальных условий и преобразователь кода единицы из т в двоичный код, выход которого соединен с входоз выхолцого регистра, а вход соединен с выходом гервого разряла входного регистра и вхолом блока, начальных условий, выхол которого соелинен с информационным входом блока регцстров сдвига, управляющий вхоЛ которого соединен с первым выходом блока управления, а информационные выходы подключены к второй группе информационных входов блока сравнения, управляющий выход которого соединен с входом блока управления, а управляющцй вход - с вторым выходом блока управления, третий выход которого подключен к управляющему входу входного регистра, а вход счетчика соелцнен с первым выхолом блока управления.Источники информации, принятые во внимание,прц экспертизе,1. Лвт. св.328448, 006 Е 5/02, 19.06.70.2. Патент Японии48-18666, кл. 97/7/С, 1971.о 26887 Составитель А. Шкатулла Техред 3. Тараненко Редактор Т. Рыбалова Корректор В. Гутман Тип. Харьк. фил. пред. Патент Заказ 924/1219 Изд. Мо 1674 Тираж 864 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 4/5