Устройство для контроля кодовых жгутов постоянных запоминающих блоков

Союз Советских Социалистических Реслублик) М. Кл С 29/00 присоединением зая иосударственныи комитетСовета Министров СССРоо делам изобретенийи открытий(43) Опубликовано 15.07,76 бюллетень 26 (53) (45) Дата опубликования описания 16.12.76 681. 32 (088,8(72) Авторы изобретени ов, А. Д. В и Б, В, Кушелев 1) Заявите РОИСТВО ДЛЯ КОНТРОЛЯ КОДОВЫХ ЖГУТООСТОЯННЫХ ЗАПОМИНАЮШИХ БЛОКОВ(54) 2 о для конт я кодовщих блок ых жгутов постоянв, содержащее реорого подключены равнения, а его втовыходами постоянного ных запоми комадрего ав- гист е устройства обеспеч ают вы- стоян- ченностью укладки кодовь ствительных элементо ов в поле ч устроиство обостью считыв жгута, так ка Изобретение относится к области запоминающих устройств, в частности, кустройствам для контроля кодовых жгутов постоянных запоминающих блоков.Известны устройства для контроля постоянных запоминающих блоков, содержащее регистр, счетные входы которого соединены с вентилями, сигнальные их входы,подключены через разрядный коммутатор к выходу постоянного запоминающего блока, управляющие входы подсоединены к выходам триггеров счетчика адресов, а раздельные входы регистра соединены с блоком установки 11. сокую надежность контроля блоков по ной памяти. Однако они имеют ограни ную точность контроля кодовых жгутов постоянных запоминающих блоков, так как не учитывается специфика съема информации с кодовых жгутов и не обеспечивают достаточной достоверности считывания с них информации.Наиболее блк настоящему изким техническим решением изобретению является устройгистр числа, выходы ко к одним входам блока5 рые входы соединены с запоминающего блока, а выход - с бло управления, подключенным к счетчику сов, соединенному со входом постоянно запоминающего блока, блок вентилей, информационные входы которого подключены ко вторым входам блока сравнения, управляющие входы объединены и подключены к блоку упр ления, а выходы подключены ко входам ре ра числа 21,Известное устройство имеет достаточныебыстродействие и надежность контроля постоянных запоминающих блоков, однако оно имеет ограниченную достоверность проверки, информационных параметров кодовых жгутов постоянных запоминающих блоков в 20 связи со сложностью и возможной неточПомимо этого, известное ладает недостачной достове емой информации с кодовогосчитываемая информация зависит от целестности сердечников, плотности прижатия ярма к сердечнику зависимости достоверности информации от параметров магнитопровода, Кодовый жгут при проверке на известном устройстве может быть поврежден (обрыв, нарушение изоляции, замыкание кодовых шин между собой и т,п.) в результате укладки его в поле сердечников, замыкания магнитопровода и при извлечении жгута из последнего.С целью повышения надежности работы устройства, точности и достоверности результатов контроля оно содержит блок интегрирования и блок компенсации помех, входы которого подключены к соответствующим выходам программного блока и адресного коммутатора а выходы - к входам блока воспроизведения и адресного коммутатора и первым входам блока интегрирования и дискриминатора, выход блока воспроизведения через последовательно соединенные коммутатор разрядов и блок дифференциальных усилителей подключен к второму входу блока интегрирования, второй вход диокриминатора подключен к выходу блока интегрирования, а выход - к второму входу блока сравнения.На фиг, 1 изображена схема предлагаемого устройства; на фиг, 2 - общий вид блс ка воспроизведения ; на фиг, 3 - индуктивный датчик. Устройство для контроля кодовых жгутовпостоянных запоминающих блоков работает15 следуюшим образом,Прогаммный блок 1 выдает на адресныйкоммутатор 2 код адреса числовой шиныкодового жгута 10, по которому адресныйкоммутатор 2 посылает импульс тока опроЗф са, В зависимости от того, с какой стороны от датчика 11 проходит выбранная числовая шина кодового жгута 10, на обмотках 12 наводятся разнополярные сигналы,определяющие заложенную в жгутинформацию,фф соответствуюшую состоянию" 1 ф или ф 0". Наодин из индук тивных датчиков 1 1 (среднюю точку обмоток 12) подается с адресного коммутатора 2 импульс стробирования, выводящий через коммутатор 5 разрядов усили-.тели тока блока 6 в область работы, чувствительную к сигналам выбранной группыиндуктивных датчиков 11. Сигналы с других (невыбранных) индуктивных датчиков 11у не поступают на усилители блока 6 за счетзапирающего действия сигналов коммутатора 5 разрядов,Информационные сигналы, предварительноусиленные блоком 6, поступают в блок 740 интегрирования, в котором они преобразуются в однополярный сигнал, а затем поступают на вход дискриминатора 8, с выходапоследнего информационные сигналы поступают в блок 3 сравнения, определяюшийсоот 46 ветствие этих сигналов сигналам, заданным программным блоком 1, При однозначном соответствии информации, считанной скодового жгута 10, и эталонной информации,блк 3 сравнения выдает соответствующуюфкоманду на переход к проверке следующегоинформационного участка кодового жгута 10,С целью выравнивания токов опроса, дляобеспечения равнозначной передачи разрядныхсигналов с кодового жгута 10 на блок 4воспроизведения и для исключения зависимости параметров сигналов от положения выбранной разрядной шины кодового жгута 10 вцепь опроса разрядных шин включен выходблока 9 компенсации помех, выравнивающегосигналы опроса между кодовыми шинами Устройство для контроля кодовых жгутовпостоянных запоминающих блоков содержитпрограммныйблок 1, подключенный к адресному коммутатору 2 и первому входу и выходу блока 3 сравнения, блок 4 воспроизведения, коммутатор 5 разрядов, блок 6 дифференциальных усилителей, блок 7 интегрирования, дискриминатор 8, блок 9 компенсации помех, соединенный с проверяемымкодовым жгутом 10,Входы блока 9 компенсации помех подключены к соответствующим выходам программного блока 1 и адресного коммутатора 2,а выходы - к входам блока 4 воспроизведения, адресного коммутатора 2, первым входам блока 7 интегрирования и дискриминатора 8, Выход блока 4 воспроизведения через последовательно соединенные коммутатор5 разрядов и блок 6 дифференциальных усилителей подключен к второму входу блока7 интегрирования, второй вход дискриминатора 8 подключен к выходу блока 7 интегрирования, а выход - к второму входу блска 3 сравнения.Блок 4 воспроизведения выполнен (фиг 2и 3) в виде набораиндуктивныхдатчиков 11,на которых размещены проверяемый кодовый жгут 10. Каждый из датчиков 11 содержит по две бифилярные обмотки 12, Начало первой и конец второй обмоток 12 объединены, закрыты защитными колпачками 13, имеющими вертикальные прорези 14 для обвяэки кодовых жгутов 10, а группы диэлектрических индуктивных датчиков 4 соединены посредством шарниров 15 в последовательную цепь.521609 Источники информации, принятые во внимание при проведении экспертизы;1. Авторское свидетельство СССР %273281, опубликованное по кл. Ь 11 С 29/00 05.11,1969 г,Формула изобретенияЭр 2. Авторское свидетельство СССРУстройство для контроля кодовых жгутов364967 опубликованное по кл. Э 11 С постоянныхзапоминающих блоков, содержащее 29/00 28,12,1972 г,жгута 10 в зависимости от их взаимного расположения и от величины тока, протекающего по опросной цепи, Блок 9 компенсации помех 9 также отделяет рабочие сигналы от помех по амплитудно-временным параметрам, Соединением блока 9 с блоком 7 интегрирования достигается выравнивание всех информационных сигналов и приведение их к средней величине.Таким образом, при использовании пред- р лагаемого устройства повышается качество кодовых жгутов за счет исключения возможности их повреждения при контроле; создается возможность исправления информации в кодовых жгутах с исключением из них кодовых проводов с ложной информацией,что улучшает характеристики кодовых жгутов, так как отсутствие лишних проводов уменьшает емкость монтажа и улучшает динамические параметры постоянных запоминающих блоков; повышается достоверность считываемой информации за счет компенсации помех; обеспечивается использование универсального приспособления для изготовления и контроля кодовых жгутов; повышаеч ся качество и производительность труда,программный блок, подключенный к адресному коммутатору и к первому входу и выходублока сравнения, блок воспроизведения, коммутатор разрядов, блок дифференциальныхусилителей и дискриминатор, о т л и ч а -ю щ е е с я тем, что, с целью повышениянадежности работы устройства и точностиконтроля, оно содержит блок интегрированияи блок компенсации помех, входы которогоподключены к соответствующим выходампрограммного блока и адресного коммутатора,а выходы - к входам блока воспроизведения и адресного коммутатора и первым входам блока интегрирования и дискриминатора,выход блока воспроизведения через последовательно соединенные коммутатор разрядови блок дифференциальных усилителей подключен к второму входу блока интегрирования,второй вход дискриминатора подключен к выходу блока интегрирования, а выход - к второму входу блока сравнения,. янова Техр з 4861/ ЦНИИП митета тений и Раушс филиал ППП "Патент", г, Ужгород, ул. Проектная,15 Тираж 723 Государственного копо делам изобре 35, Москва, Ж,ПодписноеСовета Министров ССоткрытийая наб., д 4/5