Устройство для моделирования процесса появления отказов в двоичном элементе

.А щ 474 И ОП САН ИЗОБРЕТЕ Н з Соеетских СоциалистическиФ Республик К АВТОРСКОМУ СВИДЕТЕЛЬС(51) М.Кл. б 061 1 осударственный комитет Совета Министров СССР оо делам изобретенийи открытий Опубликов 14.06.75. Ьюллетень М 22(53 81.333 (088.8) Дата опубликования описания 09,01.7(5 УСТРОЙСТВО ДЛЯ М ЯВЛЕНИЯ ОТКАЗОВ Л ИРОВАН ВОИЧНОМ ПРОЦЕССЕМЕНТЕ 1Предлагаемое устройство относится к техническим средствам для моделирования случайных процессов в технических системах и может найти применение в экспериментальных исследованиях надежности в процессе проектирования, производства и эксплуатации блоков и узлов вычислительной техники, релейных узлов автоматики и т. д.Известны устройства для моделирования процесса появления отказов в двоичных элементах, содержащие блок распределения тактовых импульсов, блок формирования заданных вероятностей, датчик входных сигналов, элементы И, ИЛИ, НЕТ и триггеры.Такие устройства обладают тем недостатком, что моделируют отказ типа короткое замыкание только при изменении значения идеального двоичного элемента (входного сигнала) с 1 на О, а отказ типа обрыв - при изменении значения с О на 1. При этом не учитывается возможность появления отказа типа короткое замыкание при сохранении О на выходе идсального двоичного элемента, а отказ типа обрыв при сохранении 1, Кроме того, в известных устройствах моделируется процесс отказов в двоичном элементе без учета возможности использования этого элемента для построения моделей технических систем.Цель предлагаемого изобретения - повышение точности моделирования. Для чего в устройство введен блок формирования выходного сигнала, один вход которого соединен с выходом линии задержки, а два других сое динены с выходами соответствующих триггеров, со входами схемы ИЛИ и с соответствующими входами блока формирования заданных вероятностей, выход которого подключен к первым входам схем И, выходы пер вой и второй схем И подключены к однимвходам триггеров, а выход трстьей схемы И - к другим входам триггеров, Вторые входы схем И подключены к выходу блока распределения тактовых импульсов, а третьи 15 входы первой и второй схем И подсоединены к соответствующим входам блока формирования заданных вероятностей и выходам схем НЕТ, Третий вход третьей схемы И подключен к выходу схемы ИЛИ и к соото ветствующим входам схем НЕТ, другие входы которых соединены с выходами триггера, счетный вход которого соединен с выходом датчика входного сигнала, другой выход которого подключен ко входу линии задержки, а 25 вход - к выходу блока распределения тактовых импульсов.На чертеже представлена блок-схема предлагаемого устройства.Оно содержит блок формирования заданзп ных вероятностей 1, генератор случайных им 47401150 с) ) 60 65 3пульсов 2, счетчик 3, схему совТадени 5 .1, статические триггеры 5 - 7, регистр 8, элементы И 911, элсменть ИЛИ 12 - -14, блок регистров 5, трцггср 6, элементы 11 Е 17 - 1), ;цнии зддсржкн 20, датИк входных сипилов 21, блок 22 распределения тактовых импульсов, элемент ИЛИ-ИЛИ 23 и блок 24 формирования выходного сигналя.Устройсгво дл моделирования процесса появления отказов в двоичном элементе работает следуОцГим образом.11 сходное положение: В датчик входных сигналов 21 Введена программа выдссн СНПдЛОВ, В бЛОКЕ рСПСтр)В 15 записаны четыре н-разрядных числа, необходимыс для формирования вероятностей появления отказов типа короткое замыкание, 001 ЗЫВ П ВСРОпОСТСй СЯМОУСТРанСНИ 5 ОТКс чнульсы от генератора случайных импульсов 2 ноступак)т нд счс Ик 1. С первого выходя блока 22 рдснрсдслснц тактовых нм. пульсов поступает цчпульс опроса элсмсн. тов И 9 - 11, зятем прн постуленин сипдла со второго выходя блока распредслснн тактовых импульсов нд вход датчика вхо;ных сигналов 21 с выходя последнего в соотвстст. Вии с заложснной В нсъ И 1 эогрямъО Выдастся сигнал, например, сдгп 5)цад вход несимметричного трнггсра 16 и лшнц задержки 20.При этом на едшичном выходе триггера 16 появляегся сигнал, которыц, проходя через элемент 1-1 ЕТ 17, поступает цд вход элемента ИЛИ 12, блока регистров 15 и элсмегод 11 9, подготавливая его к срабатыванию. Сигнал с выхода элемента ИЛИ 12, поступая нд вход регистра 8, стирает в нем рацсс записанное число. Сигнал, поступив ня вход блока регистров 15, выбирает цз него число 7; , нсобходичос для задания вероятности опазд тина обрыв 7,о. Выбранное число засылается в регистр 8. Таким образом, пронзонла настройка блока форпровИия заданных всроятностсй 1 на моделирование процесса отказов тцпя обрыв,11 срсброс триггера 5 в состояние О наступает нрн переполнении счетчика 3, и в состояние- при срабатывании схемы совпаденц 4. Импульс нд едини и;ом выходе , рпггера 5 может появиться с вероятностью 7,о наступления отказа типа обрыв.Если нд единичном выходе триггера 5 появляется импульс, то срабатывает элемент И 9, который подает сигнал ца единичный выход триггера 6, последний, срабатывая, фиксирует факт появления отказа типа обрыв в двоичном элементе. Сигнал, возникнув ня единичном выходе триггера 6, поступает нд запрещающий вход элемента НЕТ 19. При этом сигнал с выхода линии задержки 20, проходя через элемент ИЛИ 13 цд вход элемента НЕТ 19, будет запрещен, и на первом выходс блока 24 формирования выходного сцпдлд значение сигналя в данном такте -О 1 г с)0 25 30 33 40 45) оль, т, с, В ус)ройствс происходи перерождение входного сипала. Одновремсцно сигнал с триггера 6 ноступат нд вход элемента 11 ЛИ 14, регистра 8 ц блока регистров 15. Снпдл с выхода элемента ИЛИ 14, постунд нд запрещающие входы элементов НЕТ 17 п 18, отключает датчик входных сигналов 21 от блока формирования заданных веротпостсй 1. Этот же сигнал, поступая нд вход элсчсгга И 11, подго явливает его к срдб;тыванию, Сигнал, поступивший ня вход регистра 8, очищает его, а по сигналу, постуИвшему на вход блока регистров 15, происходит выбор числа г"(; - , необходимого для формировд,ня Всроятносп самоустранения откдЗсЦпс ООРВ, И ЗЗС 1 с ЭОГО ЧИСЛЯ В РС Истр 8. При этом блок формирования заданных всро 5 гностсй 1 настраивается на моделирование процесса самоустранения отказа тннд обрыв.Если в режиме моделирования отказов тцнд обрыв нд единичном выходе триггера 5 нс появляетс импульс, то элемент И 9 нс срабатывает, Триггер 6 остается в состоянии О. Прн этом сдинн шый в:одной сигнал от датчика входных сигналов 21 проходит через линшо задержки 20, элемент ИЛИ 13 н элемент 11 ЕТ 19 нд первый выход блока 24 формирования выходного сигнала устройства без искажения в данном такте. По сигналу с блока распределенияактовых импульсов дЧик входных сшнялов 21 выдает в соответствии с программой очередное значение входного сигналя. Устройство псрсходит к моделировдншо процесса откдзов в очередном такте.Прн моделировании такта самоустранения ) Гкдзов типа обрыв, например, распределитсл; актовых импульсов опрашивает элементы 11 9- .11, нз ко)орых подготовлен к рабоэлемент 1) 11. ЭлсмсГГ 11 11 может с" содывсть с ВсР 05 Остьи) /.о самохстРане)н 5 Откязд ша обрыв при поступлении снгндлд с Выходя Грцггсра 5. Если сигнал с рцггсрд 5 не носгунает, устройство переходит к моделнровашгпо следующего такта самоустранения отказа тцпд обрыв. Если и Выходе триггера 5 появляется сцг. дл, то срабатывает элемент И 11, выходцгй сцпгдл коорого, поступая на нулевой вход 1 Эиггерс 6, переводит ОГО В сос 05 пис О. Прц этом снимается сигнал с зднрещаюцего входа элемента НЕТ 19 и через элемент ИЛИ 14 - с элементов НЕТ 17 и 18. Г 10 сигналу с блока 22 распределения таковых импульсов датчик входных сигналов 21 Выдает В соговстствцн с программой очередной входной сигнал, например, поль, который формирует уже сипдл цд цулсвом выходе триггера 10. Сшндл с нулевого выхода триггера 16, проходя через элемент НЕТ 18 нд Выход блока регистров 15, на вход элемента И 10 ц через элемент ИЛИ 12 -- нд вход регистра 8, очищает этот рсгнср, подготавливает элемент И 10 к срабдтыванцо и выбн474011 рает из блока регистров число К 1. , необхотдимое для формирования вероятности появления Отказ 1 типа короткос за;ыкяцие, кОтО- рос засылястсл в рсгистр 8. Устройство цастряиВясчс 5 Ия ъОдслировяцис пронесся 0 Г- казОВ типа коро 1 кос заъыканис В данном такте,Если сигнал ца выходе триггера 5 це появляется, то нулевой входной сигнал через лиццю задержки 20, элементы ИЛИ 13 ц 1-1 ЕТ 19 проходит ца первый выход блока 24 формирования выходного сигнала, т. е. в данном такте цс пронсходи цскяжсцил входного сигналя. Если сигнал ца выходе триггера 5 появляется, то срабатывает элемент И 10, выходной сигнал которого переводит триггер 7 в состояние 1, т. е, фиксируется факт появления отказа типа короткое замыкание в данном такте, Сигнал с выхода триггера 7, проходл через элемент ИЛИ 14 на входы элементов НЕТ 17 и 18 и И 11, отключает триггер 16 от блока регистров 15 и подготавливает элемент И 11 к срабатыванию. Этот жс сигнал, проходя через элементы ИЛ 11 13 и НЕТ 19, формирует сигнал 1 ня первом выходе блока 24 формирования выходного сигнала, т, е. происходит искажение входного сигнала в данном такгс. Наконец, этот же сигнал, поступая на вход регистра 9, очищает его, а, поступая на вход блока регистров 15, выбирает из него и засылает в регистр 8 число К, необходимое для формирования вероятности самоустранения отказа типа короткое замыкание. Устройство настраивается на моделирование процесса самоустранения отказов типа короткое замыкание в очередном такте работы. Если ца выходе триггсра 5 появляется сигнал в очередном такте, то срабатывает элемент И 11, выходной сигнал которого переводит триггер 7 в состояние 0, При этом через элемент ИЛИ 1- снимаетсл сигнал с запрещающих входов элементов НЕТ 17 и 18, в зависимости от вида сигнала с датчика 20 25 30 35 40 45 входных сигналов 21 блок формирования заданных вероятностей 1 настраивается ца моделирования либо процесса отказов типа об- рыВ, лиоо короткое 311 мькгцИс В данном такте.1-1 а выходе элемента 11 Л 11-11 Л 11 23 сигнал появляется в том случае, сслн выходной сигнал не совпадает по зцячсцшо с входным сигналом.Работа устройства закацчцвастсл при завершении программы в датчике входных сигналов. Предмет изобретения Ъ стройство длл моделировяцця процесса появления отказов в двоичном элементе, содержащее блок формирования заданных вероятностей, блок распредслецпя тактовых импульсов, датчик входных сигналов, элементы И, ИЛИ, НЕТ ц трцггсры, от,ц 1 чтощееся тем, что, с нсльо повышения точности моделирования, в него введен блок формирования выходного сигнала, один вход которого соединен с выходом лицин задсржки, а двя других соединены с выходамц соответствующих триггеров, со входамн схемы ИЛИ и с соответствующими входамц блока формирования заданных вероятностей, выход которого подключен к первым входам схем И, выходы первой и второй схем И подкл очсны и одним входам триггеров, ц выход третьей схемы И - к другв входам триггеров, причем вторые входы схем И подключены к выходу блока распределения тактовых импульсов, а 1 ретьц входы первой ц второй схем И подсоединены к соответствующим входам блока формирования заданных вероятностей и вьходам схем НЕТ, а третКй вход третьей схемы И подкл 01 ец к выходу схемы ИЛИ и к соответствующим входам схем НЕТ, друп 1 е входы которых соединены с выходамн триггера, счетнь 1 й вход которого соедгиен с выходом датчика входного сигнала, другой выход которого подключен ко входу лицин задсрккп, я вход - к выходу блока распрсдслсцнл тя: товых импульсов.Заказ 5998 Изд,1511 Тираж 679 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж.35, Раушская наб., д, 4/5 МОТ, Загорский филиал