Устройство для определения отношения двух напряжений

/16 цс Я ПИСАНИЕ ИЗОБРЕТЕ У СВИДЕТЕЛЬСТВУ ВТО 6 ГОСУДйРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство СССРВ 1256046, кл, С 06 0 7/16, 1984.Авторское свидетельство СССРМ 1151994, кл. 6 06 6 7/16, 1983,(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯОТНОШЕНИЯ ДВУХ НАПРЯЖЕНИЙ(57) Изобретение относится к автоматике ивычислительной технике и может найтиприменение при обработке аналоговых сигналов в измерительных системах, Цель изобретения - расширение диапазонов изменения напряжений делимого и делителя и повышение точности, Устройство для определения отношения двух напряжений содержит коммутатор 1, блок 4 синхронизации, кодоуправляемый резистор 5, блок 6 сравнения, цифроаналоговый преобразователь 7, два реверсивных счетчика 8 и 10, четыре буферных регистра 9, 11, 19 и 20, генератор 12 счетных импульсов, пять элементов И 13, 14, 16, 17 и 18., элемент НЕ 15 и триггер 21. Работа устоойства выполняется в четыре такта: в первом такте осуществляются нормирование (сдвиг) кода коэффициента деления опооного напряжения до срабатывания блока сравнения, во втором и третьем тактах - соответствующее(, " бо г,-1 леО 11 им О(са.,ЗОМ,ггИКЛ На,."ЛП.,1",СТГОЙ(Т 1 Ва СОСТСИТ ИЗ ЧЕ1 ,1 оех 1 " го; И( - ,;гл ь(ом наз(ал 1 иоц гст .нгв. ц г пс 1 то О вь;хола бьо 1 га 4 Гоир Гер 21(стд 1 авлг;вт(л в пег, 1, а в сгарв 1 ем разряде ивового Ое истов 9 - лог, "1" Р Остальных Раз:;.б(дах Оуг 1.г 1)ного реГистра ь лог,"П" г.р 1,.)т)л .д и акоп; -,УС с."НаВЛИВ 3 е ", ся Оп 1 г.но1(ап 11 яжение ОппВ первом такте импульсом с первоговыхода блока с. 1(хронизаь(ии 4 ко 1 лмутатоо". :ПО.,КС 1(1 цаЕ 1 1.1 БГгвяя(ЕНИЕ Ор дЕЛИтЕЛя КвхО(Рг резистора ., Г 1 дновременно с этимс 1 гналом 1.; четв, - ,",.1 ТОГО выхода блока 4 В ре 1 ИСТРЕ ., ",Гст(1 г (г Л 11 ваЕТСЯ На 1 аЛЬНОВзначе(1 ие:,Ода э 1(вивалент 1(ое 1(оэ 4 фицит;г ПЕГ 1 ЕПУ 1 И РЕЗИСТОР(,П - РаВНОЕ (гг(ИН 11 ЦЕ Ии а Г 1 е р в О:, и х (ьг( О - 1 О к а б ус 1 а и а в л и в аг с яНдрОюк( ИЕ Л-иЛР: 1 Л 11"; рЕГИСТр 9 Г(ОВавтрасширить диапазоны изменения входных напряжений в частности, позволяет выполнять деления как меньших аналоговых сигналог на большие, так и наоборот) и повысить точность вычисления отношения.13, Гь ф-лы,2 ил,ся сигнал разрешения сдвига кода, элемент И 17 открыт сигналом лог. "1" с выхода триггера 21. Импульсы с генератора 12 поступагот на вход синхронизации регистра 9 и Осуществляют сдвиг из старшего разряда в г 1 оследующи разрядь 1, до тех пор, пока нс выполняется неравенство и на первом выходе блока 6 не появляется сигнал лог, "0", при этом триггер 21 опрокидывается, элемент И 17 закоывается сигналом с выхода тоиггера, а содержимое трлггера 9 переписывается в регистр 20,Во втором такте работы устоойства импульсом с второго выхода блока 4 открыва 2 пется элемент И 13, на регистр 19 подается разрешение на перенос в этот регистр выходного кода счетчика 8. В этом такте формируемый в реверсивном счетчике 8 текущий код непрерывно переносится в регистр 19 и в резисторе 5 преобразуется в наг 1 ряжение, поступающее на первый вход блока б. на втором входе которого в это время действует напряжение с выхода ЦАП 7, равное Опп/2", Изменение кода в счетчике 8 происходит до тех пор, пока не выполняется равенство где К - емкость счетчика;п 1 - количество импульсов, эквивалентное коду, записанному в счетчике 8.В момент выполнения этого равенства 40 с второго выхода блока 6 на счетчик 8 подается сигнал запоета счета, фиксируя его содержимое.В третьем такте сигналом с первого выхода блока 4 коммутатор 1 подключает к 45 входу резистора 5 напряжение делимого О 1.Пр это поскол у в Ое стре 19 находится код счетчика 8, то на первом входе блока б с выхода резистора 5 (ормируется напряжение, равное 01 п 1 1 Й, Элемент И 14открыт импульсом с третьего выхода, блока 504, а в регистр 9 подается разрешение наперенос в этот регистр выходного счетчика10, В этом такте формируемый в реверсивном счетчике 10 текущий код непрерывнопереносится в регистр 9 и в ЦАЛ преобразуется в напряжение, поступающее на второйвход блока 6. Изменение кода реверсивногосчетчика 10 происходит до момента выполнения равенства О 1 п 1 Ооп пг1 п- О 1 Ог 2,к Пг О 12И Ог где пг 1 - количество импульсов, эквизалентное коду, записанному в счетчике 10.В момент выполнения этого равенства сигналом лог, "1" с второго ВЫХОДВ блока 6 через третий элемент И 16 на вход разрешения записи регистра 11 подается сигнал и содержимое счетчика 10 переписывается в буферный регистр 11. Код, записанный в буферном регистре 11, удовлетворяет соот- ношению В четвертом такте с шестого выходаблока 4 подается сигнал на Входь разрешения сдвига второго 11 и четвертого 20 буферных регистров и одновременно Открывается элемент И 18,Код, содержацийся в буферном регистре 20, эквивалентный количеству сигналов лог. "1" регистра 9, поступает на вход последовательного Ввода информации второго буферного регистра 11, а каждый импульс с генератора счетных импульсов 12 осуществляет сдвиг кода до момента выполнения условия В момент Вь полнения этоГО услоВия срабатывает элемент НЕ 15, который запирает элемент И 18,Таким образом, предлагаемое устройство позволяет расширить диапазоны изменения напряжений делимого и делителя (в частности, напряжение делимого может быть больше напряжения делителя) и повысить точность определения отношения двух напряжений.Формула изобретения 1. Устройство для определения отношения двух напряжений, содержащее элемент НЕ, коммутатор, подключенный .Псрвым и вторь 1 М сигнальнь.ми входами к входам де.лимОГО и дбли теля устоойстьа соответстВен- НО, управляющим Входом - к первому выходу блока синхронизации, а Выходом - к 5 аналоговом входу кодоуправляемого резистора, Выход котороГО соединен с первы 14 входом блока сравнения. подключенного вторым Входом к выходу цифроаналогового преобразователя, а первым выходом - к входу управления Оеверсом первого ровеосив- НОГО СЧОГЧИКЗ, СОВДИНЕННОГО СЧ 8 ТНЫМ входом с Выходом первого элемента И, под- ключеннОГО первьм Входом к Втооому Выхо ду блока синхронизации, а вторым входом - 5 к выходу генеоатора счетных импульсов ипервому входу второго элемента К, следи- неннОГО Втооым входом с третьим Выходом блока синхронизаций, .ервым входом третьего элемента И и входом разрешения 10 параллельной записи первого буферногорегистра, а выходом - со счетным входом второго реверсивного счетчика, подключенного выходами разрядов к информацион- НЪМ ВХОДд 14 ПВОВОГО И ВТОРОГО ОУф 8 РКЫХ 15 регистров, а входом запрета счета - к втооому выходу блока сравнения, входу запоета счета первого реверсивного счетчика и второму Вход. третьего элемента И, соединен ного выходом с Входом разрешения 20 параллельной записи второго буФеоного реГистра. ыод оороо является Вьхо"-.м устройства, поичем выходы разрядов перво го Ъ феоного рег стоа подкл,очен, к циа:ров;.м Входам цифроаналогового пре оръ атля. соединенного аналоговымвходом с шиной ввода опорного напряжения, от л и ч а ю щ ее с я тем, что, с целью расширения диапазонов изменения напряжений делимого и дели-еля и повышен я 30 точности, ", не-о дополнительно Введенытретий и четвертый буферные регистры, четвертый и пятый элементы И и триггео, пдичем четвертый элемент И порключен первь" Входом к Выходу генГ.ратора сч 8 т ньх импульсов и герВОГиу Входу пятого элемента И, Вторым Входом - четвеотоф 4 у выходу блока синхронизации, Входу разрешения сдвига первого буферного регистра и входу начальной установки третьего буфер ного регистра, третьим входом - к ВыходутрИГГЕра И ВХОду раэрЕШЕНИя ПаоаЛЛЕЛВНОй записи четвертого буферного регистра, а выходом - к Входу синхронизации первого буферного оегистра, соединенного входом 45 начагьной установки с пятым выходом блока синхронизации и входом обнуления триггера, а выходами разрядовс ин Ормационными ВходаГии четвертого Ьу1702397 Составитель С,КазиновТехред М.Моргентал Корректор С.Черни Редактор Т,Горячева Заказ 4545 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул, Гагарина, 101 ферного регистра, подключенного входом разрешения сдвига к шестому вцходу блока синхронизации, входу разрешения сдвига второго буферного регистра и второму входу пятого элемента И, входом синхрониза ции - к выходу пятого элемента И и входу синхронизации второго буферного регистра, а выходом старшего разряда - к входу буферного регистра и входу элемента НЕ, 10 Выход которого соединен с третьим входом пятого элемента И, причем первый вь 1 ход блока сравнения подключен к входу установки в единицу триггера и входу управления реверсом второго реверсивного 15 счетчика, а выходы раэоядов первого реверсивного счетчика соединены с информационными входами третьего буферного регистра, подключенного входом разрешения параллельной записи к второму выходу 20 блока синхронизации, а выходами разрядов - к управляющим входам кодоуправляемого резистора,2, Устройство по п, 1, о тл и ч а ю щ е ес я тем, что блок синхронизации содержит сдвиговый регистр, триггер, группу элементов И, элемент ИЛИ-НЕ и генератор импульсов., выход которого соединен с первыми входами элементов И группы и входом синхронизации сдвигового регистра, подключенного выходами раэрядоа с первого по четвертый к вторым входам с первого по четвер 1 ый элементов И групп соответственно, а информационным входом - к второму входу пятого элемента И группц и выходу элемента ИЛИ-НЕ, соединенного входами с выходами разрядов сдвигового регистра, причем выход первого элемента И группы подключен к входу установки в единицу триггера, соединенного входом обнуления с выходом третьего элемента И группц, а выходом - с первым выходом блока синхронизации, а выходы элементов И группы с ггервого по пятый подключены к четвертому, второму, третьему, шестому и пятому выходам блока синхронизации соответственно,