Устройство для вычисления натурального логарифма

.В.Коробко во СССР 6, 1982 СССР 6,(54) УСТРОИСТВО ДРАЛЬНОГО ЛОГАРИфИА ЫЧИСЛЕНИЯ НА 1 пХ. О 1 ил. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(57) Изобретение относится к вычислительной технике и может быть использовано в универсальных и специализированных ЭВИ для вычисления логарифмов чисел. Цель изобретения - упрощение устройства и повышение быстродействия. Поставленная цель достигается тем,- что устройство содержит информационный вход 1, регистр 2, первый блок 3 постоянной памяти, первый коммутатор 4, умножитель 5, второй блок 6 постоянной памяти, счетчик 7, второй коммутатор 8, накапливаоций сумматор 9, сдвигатель 1 О,сумматор 11, блок 12 синхронизации, вход 13 запуска, выход 14 признака конца вычислений и информационный выход 15. Работа устройства основана на соотношенйях Х =1 1Х-Оп 1 пХ1 Ь "д - 1 п(3, -- 1 п(+ 1 п 0(,Изобретение относится к вычислительной технике и может быть использовано в универсальных и специализированных ЭВИ для вычисления логариф 5 мов чисел.Цель изобретения - упрощение устройства и повышение быстродействия.На чертеже представлена структурная схема устройства для вычисления 1 О натурального логарифма.Устройство содержит информационный вход 1, регистр 2, первый блок 3 постоянной памяти, первый коммутатор 4, умножитель 5, второй блок б 15 постоянной памяти, сцетчик 7, второй коммутатор 8, накапливающий сумматор 9, сдвигатель 10, сумматор 11, блок 12 синхронизации, вход 13, запуска, выход 14 признака конца вычислений, 20 информационный выход 15.Устройство работает следующим об,разом.Аргумент Х поступает на информационный вход 1 устройства, На вход 13 25 запуска поступает сигнал запуска. Блок 12 синхронизации вырабатывает сигнал на первом выходе, который посту.пает на вход записи регистра 2. Одновременно на выходе 14 признака конца вычислений вырабатывается сигнал, отключающий информационный вход 1 устройстваВо.втором такте формируются сигна" лы С 1 - С 7, С 9 и А 1. По сигналам А 1 первый коммутатор 4 настраивается на соединение первого входа на выход. По сигналу С 5 в умножителе вычисляется значение о, = Х/Х где Х - знацение первой Группы разрядов числа Х. Раз рядность цисла Х, определяется разрядностью первого блока 3 постоянной па 1мяти. Величина " поступает наХвход второго блока 6 постоянной памя ти, где формируется полноразрядная величина 1 пХ , которая по сигналу С 4 считывается. Сигналы Сб и С 7 настраивают сумматор 11 таким образом, что он только пропускает значение произведения с выхода умножителя 5, которое поступает на вход регистра 2 и записывается в него по заднему фронту сигнала С 1.По заднему фронту сигнала С 3 в счетчике 7 устанавливается код 01. Счетчик 7 1 оВ(и+1)-разрядный и его выходы подключаются к старшим адресным входам, Они определяют страницу памяти, с которой в данном такте работает устройство. Распределение следующее; 00- Х, О 1 - (-1 п/3),10 - (-1 пЬ ), 11- (-1 п,) и т.д. Наэтом второй такт работы завершается,В третьем такте вновь формируютсясигналы С 1 - С 7, С 9 и А 1. Код А 1 навходе первого коммутатора 4 формируется так, что образуется соединение второго входа на выход коммутатора. Приэтом на второй вход коммутатора 4 подключаются и-разрядов регистра 2, начиная с младшего разряда предыдущейгруппы.Текущая группа из и разрядов поступает на вход умножителя 5 и второгоблока 6 постоянной памяти. Во второйобласти памяти записана таблица знацений1 п , =ип(2 а,),где с, = 2.000 ххаххп - 1 разрядов; и разрядов,Умножитель 5 формирует значение,(2-М) = о,(1- К,) =0,-0,Ылп - 1 разрядов; п разрядов,На вход умножителя 5 и блока бпостоянной памяти поступают толькозначащие разряды величины ь 7, . В блоке б постоянной памяти соответствующийсдвиг и единица в целой части учитываются при прошивке. При умножении соответствующий сдвиг необходимо осущест-.вить физически. Эту операцию выполняет сдвигатель 10, на управляющие входыкоторого поступает код А 2, настраивающий его на сдвиг числа на иразрядов в сторону младших разрядов с одновременным инвертированием. На второйвход сумматора 11 поступает величинапоэтому на его выходе формируетсятребуемая величина 0 =с(,- М, Ы,. Полученное значение 0 по заднему фронтузаносится в регистр 2. Считанное изблока б постоянной памяти по сигналуС 4 значение 1 и Р, поступает через второй коммутатор 8 на вход накапливающего сумматора 9, где складывается спредыдущим значением по сигналу С 9.Сцетцик 7 сигналом С 3 наращивается наединицу.В следующих тактах все повторяется за исключением кодов А 1 и А 2, которые меняются так, что первый комму51 Я 346татор 4 подключает новые группы разрядов, а сдвигатель. 1 О увеличиваетчисло.разрядов, на которое сдвигается результат умножения, кратно п.В последнем такте первый коммутатор 4 настраивается так, цто выбирает следующую группу разрядов; Счетцик7 находится в положении единицы,т,е. (111). Подключается поле па младщий разряд 1.-й (2.=23Р 1)1мяти где записана велицина - - ХФ 2 фгде Х - и разрядов последней выбираемой группы. При этом в предпоследнеми последнем тактах сигнал С 1 не оканчивается и результат с выхода сумматора 11 в регистр не записывается.Сигнал С 4 тоже не подается, а выходблока 6 памяти отключен. Подаютсясигналы С 8 и С 9, На вход накапливающего сумматора 9 поступает результатс выхода сумматора 11 церез второйкоммутатор 8 без целой единицы, которая обнуляется, Эта величина прибавляется к предыдущему результату,хранимому в накапливающем сумматоре 98 завершающей стадии сигналы С 1,С 8 и С 9 снимаются и в регистре 2 фиксируется результат, присутствующийна выходе сумматора 11, а в накапливающем сумматоре 9 фиксируется текущий результат, .Затем подаются сигналы С 4 и С 9. По сигналу С 4 из последней области памяти считывается велити. т 2чина - 1/2 К, которая и прибавляется к текущему результату. Таким образом, в сумматоре формируется вели- чина блока си нхрони за ции соединен с входомразрешения записи регистра, К-я (К =- 2,3р, где р - количество группвыходов регистРа; Р Е 2,3п 2,и - число разрядов аргумента) группавыходов регистра соединена соответственно с К-й группой информационныхвходов первого коммутатора, причем 20 входами умножителя и младшими адресН=1 пХ,-1 п (3, -1 п/ - -1 п 3, л 1 та.т 2 2 которая и является приближенным логарифмом искомой величины, т.е. 1 пХ. формула изобретения Устройство для вычисления натурального логарифма, содержащее регистр, первый и второй коммутаторы, умножитель, первый блок постоянной памяти, накапливающий сумматор и блок синхронизации, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства и повышения быстродействия, оно содержит сумматор, счетчик,второй блок постоянной памяти, сдвигатель и второй коммутатор, причем первый выход 25 30 35 40 45 50 55 группы выходов регистра является старшим разрядом 1-й (1=3,4р) группы выходов регистра, первая группавыходов регистра соединена с адресныии входами первого блока постояннойпамяти, выходы которого соединены спервой группой информационных входовпервого коммутатора, выходы которогосоединены с первыми информационными ными входами второго блока постоянной памяти, старшие адресные входыкоторого соединены с выходами сцетцика, выходы второго блока постояннойпамяти соединены с первыми информационными входами второго коммутатора,выходы которого соединены с информационными входами накапливающего сумматора, вторые информационные входы второго коммутатора соединены с информационными входами устройства, с входами регистра и с выходами сумматора,входы первого слагаемого которого соединены через сдвигатель с выходамиумножителя входы второго слагаемогосумматора соединены с вторыми информа"ционными входами умножителя и с выходами регистра, вход разрешения считывания первого блока. постояннои памятисоединен с вторым выходом блока синхронизации, вход которого являетсявходом запуска устройства, третий выход блока синхронизации соединен сосчетным входом счетчика, четвертыйвыход - с входом разрешения считывания второго блока постоянной памяти,пятый выход - с входом разрешения.умножения умножителя, шестой выходс входом разрешения пропуска первогослагаемого сумматора, седьмой выходс входом разрешения суммирования сумматора, восьмой выход - с управляющимвходом второго коммутатора, девятыйвыход - с управляющим входом накапливающего сумматора, выход которого является выходом результата устройства,десятый выход блока синхронизации соединен с управляющим входом первогокоммутатора, одиннадцатый выход - с упСоставитель И. КаульТехред М.Ходани Корректор В, Кабаций Редактор И. Шулла Заказ 838 Тираж 559 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5г е Производственно-издательский комбинат "Патент", г.ужгород, ул.Гагарина, 191 15593458равляющим входом сдвигателя, двенад- знака конча вычислений устройстцатый выход является выходом при- . ва