Устройство для дискретного преобразования фурье

,118875 ш 4 606 Р 1 НИ ляе Б. Теория и притки сигналов, М.: овая измерительзких частот. М ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ ОПИСАНИЕ ИЗОБ АВТОРСКОМ,Ф СВИДЕТЕЛЬСТ(56) Рабинер Л., Гоундменение цифровой обрабоМир, 1978,Смеляков В. В. Цифная аппаратура инфранЭнергия, 1975, с. 13 - 15,(54) (57) УСТРОЙСТВО ДЛЯ ДИСКРЕТНОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ, содержащее генератор тактовых импульсов, выход которого подключен к первому входу первого элемента И, выход которого подключен к тактовому входу регистра сдвига, выход первого разряда которого подключен к входу синхронизации первого блока выборки, информационный вход которого является информационным входом устройства, второй вход первого элемента И подключен к выходу триггера, первый установочный вход которого подключен к выходу элемента задержки, вход которого является входом запуска устройства, генератор кодов, отличающееся тем, что, с целью увеличения точности частотного анализа, в него введены первый и второй аналого-цифровые сумматоры, счетчик, второй элемент И, первый и второй элементы ИЛИ, формирователь импульса, второй и третий блоки выборки, операционный усилитель и масштабирующий потенциометр, выход которого подключен к входу операционного усилителя, выход которого подключен к информационным входам второго и третьего блоков выборки, выходы которых подключены к первым входам соответственно первого и второго аналогоцифровых сумматоров, выходы которых являются соответственно выходами косинусной и синусной составляющих устройства, входы синхронизации второго и третьего блоков выборки подключены к выходам соответственно второго и четвертого разрядов регистра сдвига, выход третьего разряда которого подключен к выходу синхронизации первого аналого-цифрового сумматора, ввод обнуления которого соединен с входом обнуления второго аналого-цифрового сумматора, установочным входом счетчика, первым входом первого элемента ИЛИ, входом элемента задержки и первым входом второго элемента ИЛИ, первый, второй и третий выходы генератора кодов подключены соответственно к вторым входам первого и второго аналого-цифровых сумматоров и второму входу второго элемента И, выход второго элемента ИЛИ подключен к установочному входу регистра сдвига, выход пятого разряда которого подключен к входу синхронизации Ж второго аналого-цифрового сумматора и первому входу второго элемента И, выход ко- ЯЯ торого подключен к второму входу первого уффф элемента ИЛИ и счетному входу счетчика, ффф выход переполнения которого подключен к второму установочному входу триггера, первый, второй и третий входы генератора май кодов подключены соответственно к выходам пятого и третьего разрядов регистра сдвига и выходу первого элемента ИЛИ, а выход фф шестого разряда регистра сдвига подключен 00 к входу формирователя импульса, выход которого подключен к второму входу второго элемента ИЛИ, -й выход ( = 1, и, иразрядность) группы генератора подключен к с-му управляющему входу масштабирующего потенциометра.2, Устройство по п. 1, отличающееся тем, что генератор кодов содержит первый и второй блоки постоянной памяти, первую, ф вторую и третью группы элементов И, триггер, элемент ИЛИ и распределитель импульсов, выход с-го (с = 1, и; и - разрядность) разряда которого подключен к первым входам с-х элементов И первой и второй групп, выходы которых подключены к входам -х разрядов кода адреса соответствен(2) но первого и второго блоков памяти, выходы -х разрядов которых подключены соответственно к первому и второму входам -го элемента И третьей группы, вторые входы -х элементов И первой и второй групп подключены соответственно к прямому и инверсному выходам триггера, первый установочный вход которого подключен к выходу элемента ИЛИ,. первый вход которого соединен с тактовым входом распределителя импульсов и является первым входом генератора, второй установочный вход триггера Изобретение относится к анализаторам частотного спектра сигналов и может быть использовано для их спектрального представления в аппаратуре обработки данных.Цель изобретения - повышение точности частотного анализа.На фиг.приведена схема устройства с одним к-м фильтром; на фиг, 2 - схема генератора кодов устройства; на фиг. 3 - схема аналого-цифрового сумматора устройства; на фиг. 4 - схема блока постоянной памяти генератора кодов; на фиг, 5 - схема дешифратора аналого-цифрового блока суммирования.На фиг, 1 обозначены информационный вход 1, блок 2 выборки (измеряемой величины), масштабирующий (цифровой) потенциометр 3, масштабирующий резистор 4 в составе операционного усилителя 6, блоки выбсрки 6 и 7, генератор кодов 8 с первым 9, вторым 10 и третьим 11 входами, первым 12, вторым 13, третьим 14 выходамн и 15 - кодовыми выходами, сумматоры 6 и7, генератор тактовых импульсов 18, элемент И 19, регистр сдвига 20 с первого 21 по шестой 26 выходами и первым 27 и вторым 28 входами, триггер 29, элемент задержки 30,элементы ИЛИ 31 и 32, формирователь сигнала 33, элемент И 34, счетчик 35, вход 36 сигнала запуска, выходы 37 и 38 синусной и косинусной составляющих.На фиг, 2 обозначены распределитель импульсов 39, блоки 40 и 41 постоянной памяти, триггер 42, элементы И 43, элементы ИЛИ 44.На фиг, 3 обозначены однодекадный резистивный делитель 45 и источники 46 и 47 опорного напряжения от младшего до старшего и-го разряда соответственно, компараторы 48, коммутатор 49, цифроаналоговый преобразователь 50 п - 1 старших разрядов кода в напряжение, регистр кода 51, блок ключей переписи кода 52, распределитель 53, дешифратор 54, тактовый генератор 55, первый и второй элементы временной задержки 56 и 5, пеовый и второй элементы И 58 является вторым входом генератора, второй вход элемента ИЛИ и установочный вход распределителя импульсов которого соединены и являются третьим входом генератора, выходы (и + 1) -х разрядов соответственно первого и второго блоков постоянной памяти являются соответственно первым и вторым выходами генератора, выход первого элемента И второй группы которого является третьим выходом генератора, а выход -го элемента И третьей группы является -м выходом группы генератора,и 59, элементы управления И 60, первыйэлемент ИЛИ 61, реверсивные счетчики 62,первый и второй триггеры 63, 64, 65, второй элемент ИЛИ 65,5 На фиг. 4 обозначены ячейки памятикодов весовых функций 66, ячейки памятикодов знака 67, элементы И 68, элементыИЛИ 69.На фиг. 5 обозначены элементы ИЛИ 70,элементы И 71, элементы НЕ 72.Устройство определяет синусную и косинусную составляющие гармоник разложенияизмеряемой величины в дискретный рядФурье в соответствии с известными выражениями15 В =,) х; соя2 лй20 1,=1где Аь В - соответственно синусная и косинусная составляющие к-й гармоники;Х - число выборок (дискрет);25- текущий номер выработки,Устройство работает следующим образом.По внешнему сигналу запуска, поступившему на вход 36, устройство переключается в исходное состояние, в котором открывается первый выход 21 блока 20, в з 0 генераторе 8 кодов (фиг. 2), в распределителе 39 на первом его выходе устанавливается единичное значение сигнала, а триггер 42 переключается в состояние, при котором деблокируются элементы И 43 в цепях считывания кодов первого блока 40 постоян ной памяти, содержимое счетчика 35 устройства становится нулевым, в аналогоцифровых блоках 16 и 17 (см. фиг. 3) сбрасываются в нулевое состояние регистр 51 кода и реверсивные счетчики 62, триггер 64 40переключается в положение, при котором деблокируются элементы И 60 управления в цепях прямого счета счетчиков 62, триггер 63 блокирует элемент И 58, коммутатор 49 под 1188751(3) где Й - сопротивление масштабирующегорезистора 4;К - входное сопротивление потенциометра;Ця - напряжение на выходе блока 2 выборки, т. е. на входе потенциометра;М - число разрядов двоичного кода;1.; - значение,-го разряда, равно нулюили единице.Можно записать, что ЯЦвых=С Х 1,; 2 2 гг - 1где С = = сопз 1.гхНйк+ йИз этого выражения следует, что 1.1 визменяется в соответствии со значением кодаМ-г21-р 2 ф - 1 В нашем случае необходимо, чтобы Ига было пропорционально произведению текущего значения Увх на текущие значения весовых функций з 1 п -- "- и сов к для -й дикреты к-й гармоники и-Х ,Е 72 --- = ИП Цвх14 к2 Ув К1 во2 фК или Х 1 во(4) ключает параллельно делителю 45 источник 47 опорного напряжения старшего разряда, а распределитель 53 подключает дешифратор 54 к входам ключей считывания блока 52 старшего разряда регистра 51.Внешний сигнал запуска (фиг. 1) с задержкой в элементе 30 переключает триггер 29, который деблокирует элемент И 19. Тактовые импульсы генератора 18 начинают поступать в блок 20. Первый появившийся на входе блока 20 тактовый импульс передается в блок 2 выборки и одновременно этим импульсом закрывается выход 21 и открывается выход 22.Тактовым импульсом стробируется блок 2 выборки и в этом блоке запоминается первое дискретное значение измеряемой величины х, = хь которое передается на вход цифрового потенциометра 3, выполненного, например, по известной схеме К - 2 К, резисторы которой коммутируются аналоговыми ключами по сигналам кода. Напряжение 11 вых на выходе потенциометра определяется в соответствии с выражением(5) Из последних выражений для каждой из гармоник вычисляют И значений кодов 1. синусоидальной и косинусоидальной весовйх функций. Эти коды хранят в блоке постоянной памяти генератора 8 кодов. Таким образом, по мере поступления кодов из генератора 8 на выходе цифрового потенциометра 3 появляются напряжения, значения которых пропорциональны текущим произведениям дискретных значений измеряемой величины х; на соответствующие значения весовых функций 1) и (2. В исходном состоянии генератор 8 выдает код, соответствующий первому из значений синусоидальной функции, Поэтому при появлении на выходе блока выборки 2 напряжения хь на выходе потенциометра 3 устанавливается напряжение, пропорциональное произведению х на величину з 1 п - ". С поступле 2 РгККнием второго тактового импульса генератора 18 этот импульс через открытый к этому моменту времени второй выход 22 блока 20 будет передан на вход блока 6 выборки. Тем самым в этом блоке выборки будет зафиксировано выходное напряжение потенциометра, переданное через операционный усилитель 5 (блок может представлять собой операционный усилитель с отрицательной обратной связью, в частности повторитель напряжения).Вторым тактовым импульсом в блоке 20 закроется второй выход, и откроется третий выход 23 этого блока. Третий тактовый импульс передается через открытый выход 23 блока 20 и запускает первый аналогоцифровой блок 16. В этом блоке кодируется выходное напряжение блока выборки 6 и полученный код суммируется с суммой кодов предыдущих значений сигналов блока выборки(в рассматриваемом первом цикле умножения - с нулевой суммой).Одновременно с запуском блока 16 тактовый импульс с выхода 23 блока 20 передается в генератор кодов, на выходах 15 которого теперь устанавливается код, соответствующий первому значению косинусоидальной функции. При этом аналоговые ключи цифрового потенциометра 3 переключаются и на его выходе устанавливается напряжение, пропорциональное произведению х на величину сов фф. После устаМновления этого напряжения п-м тактовым импульсом, переданным через предварительно открытый выход 24 блока 20, стробируется блок 7 выборки. Интервал времени между третьим и п-м тактовыми импульсами обеспечивает задержку, необходимую для установления упомянутого напряжения на 10 15 20 25 30 35 40 45 50 55 Аналогично для второй составляющейвыходе потенциометра и блока согласования. Период этих импульсов задают в соответствии с временем установления выходного сигнала блока выборки. Одновременно со стробированием блока 7 выборки и-м тактовым импульсом закрывается выход 24 и открывается выход 25 блока 20, Очередным, п + 1-м тактовым импульсом, переданным через выход 25 блока 20, запускается блок 17, в котором выполняется кодирование и накопление кода произведения х 1 на величину сов в д в , аналогично описан 2%Кному выше для блока 16. Одновременно тактовый импульс передается в генератор кодов, на выходах 15 которого устанавливается теперь код, соответствующий второму значению синусоидальной функции. По этому коду выходное сопротивление потенциометра устанавливается пропорционил ьным величине з 1 п - 1 - , С задержкои на2%1 К.Р время переключения потенциометра блок 20 па предварительно открытом выходе 26 выдает импульс, которым после необходимого формирования в элементе 33 блок 20 переключается в исходное состояние, в котором открыт его первый выход 21. Упомянутая задержка достигается аналогично задержке в появлении импульсов на выходах 23 и 24 этого же блока 20.Далее циклы получения дискретных значений х, их умножения на соответствующие значения весовых функций з 1 п -- и29 к сов в в кодирования этих произведении и2%к И накопления текущих сумм для каждой из гармоник повторяются аналогично описанному выше.Генератор 8 кодов (фиг. 2) в каждом к-м фильтре содержит два блока 40 и 41 постоянной памяти. В первом из них записань, коды, вьчисленные по выражению (4), а во втором - вычисленные по выражению (5) для одной к-й гармоники. Коды в блок постоянной памяти (фиг. 4) записывают в виде М+ 1-разрядных слов (М разрядов кода 1. плюсразряд знака в каждом слове), Каждое слово хранится в группе (строке) из М одноразрядных ячеек памяти бб и одной такой ячейки 67 для знака. Для считывания кодов использованы строки элементов И 68.Слова из каждого блока памяти выбираются последовательно по сигналам распределителя 39 (фиг. 2). В каждом цикле умножения текущего значения х; из каждого блока памяти выбирают по одному соответствующему слову, сначала из блока памяти 40 (з 1 п - 2) по тактовому импульсу, поступившему на вход 10 генератора кодов, а затем из блока памяти 41 по тактовому импульсу, поступившему на вход 11 генератора кодов. Эти тактовые импульсы переключают триггер 42. Таким образом сигналы с выхода распределителя 39 задают код, соответствующий -му значению обеих весовых функций, а триггером 42 выбирается 5 10 15 20 25 зо 35 40 45 50 55 сама весовая функция - синусная или косинусная,Количество кодов (слов) в каждом блоке постоянной памяти равно 1 Х 1, Блоки выборки реализуют по известной схеме, содержащей ключ и последовательно соединенные интегратор и расширитель (элемент аналоговой памяти). Аналого-цифровой блок суммирования (фиг. 3) содержит кодирующую и накапливающую сумму кодов части и работает следующим образом.Переключение элементов блока в исходное состояние по сигналу запуска всего устройства описано выше. Блок в каждом цикле работы устройства запускается тактовым импульсом блока 20. По этому импульсу коммутатором 49 параллельно делителю 45 подключается источник 47 старшего разряда; распределитель 33 устанавливается в первое положение, при котором код дешифратора 54 может быть считан в ячейки первого (старшего) разряда регистра 51; содержимое регистра 51 становится нулевым. При этом на ступенях делителя 45 образуется ряд параллельных уровней напряжения (квантования) с шагом, равным 10" . Напряжение блока выборки, поступившее на аналоговый вход блока суммирования, сравнивается в компараторах 48 с уровнями квантования. Число сработавших компараторов, напряжение на измерительном входе которых превышает напряжение уровня квантования на их опорном входе, оказывается равным значению старшего разряда кода,Единичный код компараторов преобразуется дешифратором 54 в старший разряд двоично-десятичного кода.Тактовый импульс блока 20 с задержкой во времени в элементе 56; необходимой для формирования старшего разряда кода, переключает триггер 63, чем деблокируется элемент И 58, Первый появившийся после этого тактовый импульс генератора 55 поступает в блок 52 ключей для переписи кода первого (старшего) разряда цифрового эквивалента кодируемого произведения на соответствующее значение весовой функции. Код с выхода дешифратора через установленный в первое (исходное) положение распределитель 53 переписывается в ячейки старшего разряда регистра 51, Этот код преобразуется ЦАП 50 в эквивалентное напряжение, смещающее уровни напряжения на ступенях делителя.Одновременно сигналы кода старшего разряда (тетрады) с выходов распределителя 53 через ключи считывания блока 52 передаются на входы соответствующих счетчиков 62 (к каждому выходу одного двоичного разряда блока 52 ключей считывания подсоединен отдельный счетчик), в ко. торых происходит разрядное алгебраическое суммирование тетрад кода. Знак суммирования определяется сигналом генератора5 10 15 20 25 Зо 35 40 45 50 55 кодов, поступившим на соответствующий вход блока суммирования. Этот сигнал характеризует изменение знака весовой функции и отображается единичным значением. Поэтому каждое появление единичного сигнала знака приводит к переключению в блоке суммирования триггера 64, который блокирует или деблокирует соответствующие элементы И 60 в целях прямого и обратного счета счетчиков 62. С задержкой по времени в элементе 57, необходимой для переписи кода разряда в регистр 51, тактовый импульс генератора 51 в этом же такте переключает распределитель 52 в положение, при котором код после дешифратора можно записать в ячейки второго разряда регистра 51, а коммутатор - в положение, при котором вместо источника 5 старшего разряда к делителю подсоединяется источник соседнего младшего разряда, эквивалентного 10" . Тем самым на ступенях делителя устанавливаются уровни напряжения с шагом, равным теперь 10" , а каждый из уровней смещен на величину напряжения ЦАП, эквивалентную старшему разряду кода. К появлению второго тактового сигнала генератора 55 на выходах компараторов 48 оказывается сформирован единичный код второго п-го разряда. Далее -операции определения последующих разрядов двоичнодесятичного кода повторяются аналогично описанному выше. Интервалы тактирования задают периодом следования тактовых импульсов генератора 55, исходя из суммарного времени задержек времени, необходимого для установления сигналов кода на выходах компараторов в такте. Задержка компараторов в первом такте кодирования учитывается элементом 56, По мере переписи тетрад разрядов кода проходит их алгебраическое суммирование в счетчиках 62. С переключением распределителя 53 в последнее положение, в котором на его выходах появляются сигналы кода младшего разряда, единичный сигнал, соответствующий этому положению, с выхода распределителя передается на вход элемента И 59. Поэтому текущий тактовый импульс, по которому в счетчики 62 младшей тетрады считывается код младшего разряда, происходит через элемент И 59 и элемент ИЛИ 65 и переключает триггер 63. Тем самым блокируется элемент И 58 и оканчивается цикл суммирования текущего произведения насоответствующее значение весовой функции. ЦАП должен преобразовывать только пстарших разрядов кода. Дешифратор (фиг. 5) преооразует единичный код компараторов в одну тетраду двоично-десятичного кода, Этот код позволяет по сравнению с единичным кодом уменьшить количество разрядов и соответственно весовых резисторов и ключей в ЦАП 50, а по сравнению с двоичным обойтись без суммирования в отедльном сумматоре двоичных кодов формируемых разрядов, так как суммирование тетрад двоично-десятичного кода сводится к сдвигу позиций, осуществляемому распределителем 51. Каждый цикл определения составляющих одной гармоники фиксируется по совпадению сигналов, появляющихся на выходе 12 генератора 8 кодов (признак считывания кода, соответствующего последнему значению косинусоидальной функции) и на выходе 25 блока 20 (запуск блока 17). Совпадение сигналов фиксирует элемент И 34, выходным сигналом которого, переданным через элемент ИЛИ 31, генератор кодов в каждом цикле переключается в исходное состояние. Количество циклов подсчитывает счетчик 35. После Р циклов выходным сигналом счетчика переключается триггер 29, блокируется передача тактовых импульсов через элемент И 19 и работа устройства заканчивается. По выходному сигналу счетчика 35 выполняется считывание кодов из аналого-цифровых блоков суммирования по шинам 37 и 38 во внешнее устройство, например, в процессор для вычисления комплексных коэффициентов гармоник. В счетчиках 62 аналого-цифровых блоков накапливаются суммы отдельных двоичных разрядов тетрад кола. Поэтому в процессоре программным путем должно выполняться преобразование сумм указанных двоичных разрядов в требуемый код, отображающий найденное значение составляющей гармоники. Например, преобразование в десятичный код выполняется в соответствии с выражением А = (ш)2 + т 32 + шз 2 + Гп 2) -- ) О++ (гп2 + т 32 + Гп 2- + гп 2) 10",где гп, - содержимое 1-го счетчика ( =. 1 4)-й тетрады ( = 1, и).Указанное преобразование выполняется нсзависимо от работы предлагаемого устройства и поэтому не влияет на его быстродействие. Благодаря использованию счетчика 35 и рассмотренной организации многократного накопления гармонических составляющих в р раз увеличивается разре.шающая по частоте способность фильтрации, так какР= Х х,: аи -2 Г(ь К=огде знаменатель аргумента синуса показывает разрешающую способность фильтрации в частотной области. Количество таких устройств (фильтров) равно числу анализируемых;армоник. При этом тактовый генератор 18, счетчик 35, элемент И 19 и 34, триггер 29, блок 20 (регистр сдвига), эле1188751 1 О Риг, 7 1 Х 1 Х Оиг менты ИЛИ 31 и 32, формирователь ЗЗ и элемент 30 являются общими для всех фильтров, а в блоки постоянной памяти генератора кодов каждого из фильтров записывают коды соответствующих значений весовых функций.Редактор В, КонтуЗаказ 5747/52 Составитель н Техред И. Вер Тираж 709 ВНИИПИ Государственно по делам изобретени 113035, Москва, Ж - 35, Р филиал ППП Патент, г. Уж