Устройство объединения символов дельта-модулированного сигнала и приоритетно передаваемой цифровой информации

(53) 621 А.С.Еркин енков,Л.В.Па.396.6 СССР1977. ИМВОЛОВАЛА И ПРИ Й ИНрадиоьппение УстГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТ(54) УСТРОЙСТВО ОБЪЕДИНЕНИЯДЕЛЬТА-МОДУЛИРОВАННОГО СИГНОРИТЕТНО ПЕРЕДАВАЕМОЙ ЦИФРОВФОРМАЦИИ.связи. Цель изобретения - покачества передачи информации 2. ройство содержит блок кодированиясостоящии из формирующего триггера 2, интегрирующего блока 3, блока вычитания 4, компаратора 5, блоков совпадения 6 и 8 и инвертора 7, а также формирователь 9 узких импульсов, блоки .запрета 10 и 17, триггеры 11 и 22, элемент ИЛИ 12, регистр 13 сдвига, ключ 14, формирователь 15 символов, формирователь 16 импульсов, блоки совпадения 18 и 20, счетчик 19 импульсов и фазируемый делитель 21 частоты. Цель достигается путем обеспечения замещения символов цифровой информации приоритетно передаваемыми комбинациями, При этом обмен речевыми аФ сообщениями дополняется передачей формализованных сообщений и команд. 2 ил.Изобретение относится к импульсной радиосвязи и может быть использовано при организации цифровых каналов служебной связи и управления ра 5 диорелейных систем передачи, когда обмен речевыми сообщениями дополняется передачей формализованных сообщений и команд.Цель изобретения - повышение качества передачи информации.На фиг. 1 представлена структурная схема устройства; на фиг, 2 - эпюры - напряжений, поясняющие работу устройства. 15Устройство содержит блок 1 кодирования, формирующий триггер 2, интегригующий блок 3, блок 4 вычитания, компаратор 5, блок 6 совпадения, инвертор 7, блок 8 совпадения, форми рователь 9 узких импульсов, первый . блок 10 запрета, первый триггер 11, элемент ИЛИ 12, регистр 13 сдвига, ключ 14, формирователь 15 символов, Формирователь 16 импульсов, второй 25 блок 17 запрета, первый блок 18 совпадения, счетчик 19 импульсов, второй блок 20 совпадения, фазируемый делитель 21 частоты и второй триггер 22.На фиг. 2 буквами обозначены: а - импульсы тактовой частоты (с = Т/2); б, в - импульсы тактовой частоты на первом и втором выходах Формирователя 16 (Г(с Т); г - опорные импульсы цифровой информации на выходе фазируемого делителя 21 и ключа 14, д - импульсы фазирования на входе Фазируемого делителя 21 е - импульсы тактовой частоты, пересчитываемые счетчиком 19; ж - выходной сигнал третьего 40 триггера 22, з - тактовые импульсы на втором входе управления кодера 1и - выходной сигнал второго формирующего триггера 11, поступающий на входы управления первой схемы запрета и четвертой схемы совпадения, к - тактовые импульсы на первом входе управления блока 1 кодирования; л - импульсы цифровой информации на выходе регистра 13 сдвига (с ( Т), м - аналого -вое сообщение на входе блока 1 коди.рования, н - аппроксимирующее напряжение на выходе интегрирующего блока3, о - паузные комбинации символов,принудительно вводимые в блок 1 кодирования, п - двоичный дельта-модулированный сигнал без учета коррекциииз-за передачи цифровой информациир - информационные импульсы на выходе элемента 1 БИ 12 (оТ); с - результирующий цифровой сигнал (с ф Т).Устройство работает следующим образом.Аналоговое сообщение преобразует, ся блоком 1 кодирования в двоичный дельта-модулированный (ДМ) сигнал. На выходе компаратора 5 Формируется знак разности между мгновенными значениями аналогового сообщения и аппроксимирующего напряжения, восстанавливаемого интегрирующим блоком 3 из двоичного ДМ-сигнала с выхода формирующего триггера 2. При положительной разности (если входное сообщение больше аппроксимирующего напряжения) открыт блок 6 совпадения, а второй блок 8 совпадения благодаря инвертору 7 закрыт. В результате узкие тактовые импульсы с первого входа управления кодера поступают на первый установочный вход формирующего триггера 2, на выходе которого вырабатывается уровень логической единицы, что вызывает увеличение аппроксимирующего напряжения на выходе интегрирующего блока 3.Аналогично при отрицательной разности (если входное сообщение меньше аппроксимирующего напряжения) блок 6 совпадения закрыт, а второй 8 открыт. Узкие тактовые импульсы проходят на второй установочный вход формирующего триггера 2, на выходе которого вырабатывается уровень логического нуля, а аппроксимирующее напряжение на выходе интегрирующего блока 3 уменьшается.При отсутствии входного сигнала благодаря цепи отрицательной обратной связи на выходе блока 1 кодирования формируется чередующаяся последовательность символов 101010 Такой же сигнал Формируется независимо от передаваемого сообщения при переключении узких тактовых импульсов с первого входа управления кодера на второй, который является счетным входом Формирующего триггера .2. При четном числе тактовых импульсов, подаваемых на второй вход управления ,вместо первого, обеспечивается режим работы кодера с перерывами, во время которых формируются паузные последовательности символов 101010 или 010101 в зависимости от предшествующего символаДМ-сигнала. Именно эти участки ДМ1552 сигнала используются для замещения приоритетно передаваемыми комбинациямисимволов цифровой информации. Этоосуществляется в цепочку, состоящуюиз формирователя 9 узких импульсов,блока 10 запрета, управляемого сигналом формирующего триггера 11, элемента ИЛИ 12 и формирователя 15 символов ( =Т). Символы цифровой информации, следующие со скоростью, численно равной К , преобразуются ключом 14 в узкие импульсы о,(сТ и записываются в М-разрядный регистр 13.Считывание информации из этого регистра осуществляется с тактовой частотой Йт. Формирование ДМ-сигнала,переключение режимов. работы кодера,формирование комбинаций символов цифровой информации и образование выходного результирующего сигнала осуществляется на основе синхрснной сеткиопорных частот, включающей тактовуючастоту ДМ-сигнала Г , опорную частоту ЦИ Гн и наконец импульсы фазирования, следуюшие не менее, чем в Мраз реже импульсов опорной частотыцн Тактовые импульсы ДМ-сигнала с 0 частотой 1 и длительностью импульсов с = Т/2 формируют две последовательности узких тактовых импульсов (сТ), сдвинутых друг относительно друга на Т/2. Это необходимо для правильной35 работы цифровых схем. С помощью Фазируемого делителя 21 частоты Формируются импульсы с частотой, в М раз меньшей опорной частоты, определяющие интервалы передачи комбинаций симво лов. Счетчик 19 импульсов выделяет два тактовых импульса, которые управляют триггером 22. Сформированный триггером 22 строб-импульс ( = МТ) переключает с помощью второго блока 45 17 запрета и блока 18 совпадения блок 1 кодирования из режима слежения за передаваемым сообщением в режим паузы и обратно. Триггер 11 используется для Формирования сдвинутого на Т/2 строб-импульса (2 = МТ) для управления первым блоком 10 запрета и блоком 20 совпадения, на выходе которого формируется пачка из тактовых импульсов для считывания информации из регистра 13 сдвига, т.е. для образования комбинации символов цифровой информации, поступающей на второй вход элемента ИЛИ 12. На выходе 387 6элемента ИЛИ 12 формируется результирующий цифровой сигнал - чередующаяся последовательность комбинаций символов цифровой информации и отрезков ДМ-сигнала с учетом предыскажения выполняемого в цепи отрицательной обратной связи блока 1 кодирования. Формула изобретенияУстройство объединения символов дельта-модулированного сигнала и приоритетно передаваемой цифровой информации, содержащее последовательно соединенные блок кодирования, Формирователь узких импульсов, первый блок запрета, элемент ИЛИ и формирователь символов, фазируемый делитель частоты, формирователь импульсов, ключ и регистр сдвига, вход которого подключен к выходу ключа, вход управления которого является входом опорной частоты устройства, а вход ключа соединен с фазирующим входом фазируемого делителя частоты, первый выход формирователя импульсов соединен с управляющим входом формирователя символов, а второй выход соединен с управляющим входом формирователя узких импульсов и входом управления записью регистра сдвига, выход которого подключен к второму входу элемента ИЛИ, о т л ич а ю щ е е с я тем, что, с целью повышения качества передачи информации,введены первый триггер, последовательно соединенные счетчик импульсов и второй. триггер, первый и второй блоки совпадения, второй блок запрета) первый вход которого объединен с первым входом первого блока совпадения и подключен к первому выходу Формирователя импульсов, выход второго триггера соединен с вторыми входами второго блока запрета и йервого блока совпадения, выходы которых подключены к соответствующим входам первого триггера и соответственно первым и вторым входами блока кодирования, выход Фазируемого делителя импульсов соединен с входом счетчика импульсов, второй выход Формирователя импульсов соединен с управляющим входом счетчика импульсов и первым входом второго блока совпадения, второй вход которого соединен с выходом первого триггера и вторым входом первого блока запрета, а выход второго блока совпадения соединен с входом управления считыванием регистра сдвига, выход Фазируемого делителя импульсов соединен с входами второго триггера.О Составитель И.КоролевРедактор А.Мотыль Техред Л.Сердюкова Корректор М.Самборская дписное и открытиям при ГКНТ СССР б., д, 4/5 тени окая ственно-издательский комбинат "Патент", г. Ужгород Гагарина Произ аказ 341 Тираж 5НИИПИ Государственного комич113035, Москв та по изоб Ж, Ра о О О о о о О о о о о о о О о