Цифровой измеритель интервалов времени
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ(22) Заявлено 151179 (2 ) 2839450/18-21 ( 1) М КЛ Союз СфветскияСоциалистическихРеспублик 6 04 Р 10/04 с присоединением заявки Ио(23) Приоритет Государствеииый комитет СССР по аеаам изобретеиий и открытий(54) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ ИНТЕРВАЛОВ ВРЕМЕНИ Изобретение относится к импульс-, ной технике и может найти применение в устройствах измерительной и вычисли" тельной техники.Известен измеритель длительности интервалов времени, содержащий задающий генератор, формирователи строб- импульсов фСтартф и фСтоп 1, пере- счетный прибор и. блок индикаций, удвоители частоты, строб-смесители иблок логики, причем выходы блока логики соединены со входами блока индикации, а входы - с выходами строб- смесителей, аналоговые входы которых через последовательно соединенные," 15 удвоители частоты подключены к выходув задающего генератора. Управляющие входы соединены с выходами формирователей строб-импульсов Стартфф и топф 1), 20Недостатком указанного устройства является сложность.Известен также цифровой измеритель временных интервалой, содержащий последовательно соединенные пересчетные декады, выходы которых соединены со входами соответствующих дешифраторов,йоммутатор, выполненный на двоичном счетчике, выходы которого соединены .со входами дешифратора кода порядка, Зб электронные ключи, вход каждого из которых соединен с шиной, соответствующей эталонной частоте, схему управления, выходы которой соединены со входами опроса всех дешифраторов и входами сброса пересчетных декад и двоичного счетчика, триггер управления, выход которого соединен с.управляющими входами всех электронных ключей, дифференциальную схему. Причем выход пересчетной декады старшего разряда соединен со входом двоичного счетчика и через дешифрирующую схему со входом этой же пересчетной декады, выходы двоичного счетчика соединены со входами соответствующих электронных ключей 2).Недостатком этого устройства является сложность.Наиболее близким к предлагаемому является цифровой измеритель интервалов времени, содержащий входной формирователь, основную линию задержки, схемы совпадения по числу отводов линии. задержки и запоминающий регистр, причем в него включена дополнительная линия задержки, вход .которой соединен с одним из выходов входного формирователя, а ее отводы через соответствующие схемы совпадения подключены к запоминающему регистру 13).Недостатком известного устройства является сложность, поскольку в измерителе используется количество элементов совпадения по числу различных комбинаций отводов обеих линий задержки и соответствующее им число ячеек запоминающего регистра.Целью изобретения является повьпаение надежности устройства за счет его упрощения.Указанная цель достигается тем, что в цифровой измеритель интервалов времени, содержащий входной формирователь, основную и дополнительную линин задержки, входы которых подключены к первому и второму выходам формирователя соответственно, блок элементов совпадения, выходы которого подключены к информационным входам .основного регистра памяти, а первые 20 входы - к выходам основной линии задержки, дополнительно введены блок элементов совпадения, регистр памяти, триггер и два элемента ИЛИ, причем г выходы основной линии задержки через первый элемент ИЛИ подключены к первому,входу дополнительного блока элементов совпадения, вторые входы которого соединены с выходами дополнительной линии задержки, первый выход вход-ЗО . ного формирователя соединен со входами сброса основного и дополнительного регистров памяти, информационные входы последнего из которых подключены к выходам дополнительного блока элементов совпадения, выходы основного блока элементов совпадения через второй элемент ИЛИподключены к первому входу триггера, второй вход которого соединен со вторым выходом входного формирователя, выход 4 О триггера подключен ко вторым входам основного блока элементов совпадения.На чертеже представлена функциональная электрическая схема устройства. 45Цифровой измеритель интервалов времени содержит входной формирователь 1, основную 2 и дополнительную . 3 линии задержки, подключенные к первому и второму выходам формирова- щ теля 1, основной блок 4 элементов совпадения, содержащий элементы совпадения по числу отводов основной линии задержки 2, основной регистр5 памяти с индикацией, подключенный к вфходу блока 4, дополнительный блок б элементов совпадения содержит элементы совпадения по числу отводов дополнительной линии задержки 3, первые входы которых через элемент 7 ИЛИсоединены с выходами основной линии бО задержки 2, а выходы соединены с дополнительным регистром 8 памяти. Один вход триггера 9 соединен со вторым выходом входного. формирователя 1, а другой через второй элемент 10 ИЛИ - 65 с выходом блока 4, выход триггера. 9 соединен со вторым входом блока 4, входы сброса регистров памяти 5 и 8 соединены с первым выходом входного формирователя 1.Работа устройства начинается с поступления на вход входного формирователя 1 измеряемого интервала времени. Входной формирователь 1 формирует два импульса, соответствующие началу и концу измеряемого ийтервала. Импульс начала измеряемогоинтерва" ла подается на входы сброса регистров 5 и 8 памяти и приводит их в исходное нулевое состояние. Импульс начала поступает также на основную линию задержки 2, имеющую дискретность задержки С, с отводов которой задержанные импульсы поступают на первые входы элементов совпадения блока 4,.а такжечерез первый элемент 7 ИЛИ - на первые входы элементов совпадения блока б.Импульс конца измеряемого интервала подается на вход триггера 9 и переводит его,в состояние, прикоторомна выходе триггера 9 возникает скачок напряжения, который прикладывается ко вторым входам элементов совпадения блока 4 элементов совпадения.При совпадении импульсного напряжения триггера 9 с одним из импульсов основной линии задержки 2 на выходесоответствующего элемента совпадения вырабатывается импульс, производящий запись в регистр 5 памяти кода,определяемого порядковым номером сработавшего элемента совпадения. Указанный импульс посредством второго элемента 10 ИЛИ, также подается на вход триггера 9, переводя его в исходное нулевбе состояние, при котором на выходе триггера 9 скачок напряжения перестает существовать.Импульс конца измеряемого интервала также подается на вход дополнительной линии задержки 3, имеющей дискретность ,2, которая выбирается из условия С- ь-дГ (гдеьС з 0 Г, - . требуемая дискретность измеренйя), с отводов которой импульсы поступают на первые входы элементов совпадения блока б. Подобный способ выбора времен задержки между отводами основной и дополнительной линии задержки позволяет с точностью, равной требуемой дискретности измерения, оценить интервал времени между появлением последнего импульса основной линии задержки (до прихода импульса конца измеряемого интервала) и импульса конца измеряемого интервала. При совпадении импульсов от двух линий задержки на входе одного из элементов совпадения блока б на его выходе появляется импульс, который производит запись в регистр 8 памяти кода, дающего возможность оценить с точностью, соответствую873204 формула изобретения Составитель Е.Мосолковактор Т.Веселова Техред Ж,Кастелевич Коррект Билак 46/74 Тираж 460 ПодпВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д Заказ н филиал ППП Патент, г.ужгород, ул.Проектная, 4 щей дискретности измерения, указанную неоднозначность измерения.Предлагаемый цифровой измеритель интервалов времени проще известного, так как требует использования двадцати схем совпадения и двадцати ячеек регистра памяти вместо ста. ФЦифровой измеритель интервалов 1 О времени, содержащий входной формирователь, основную и дополнительную линии задержки, входы которых под- ключены к первому и второму выходам формирователя соответственно,. блок 35 элементов совпадения, выходы которого подключены к информационным входам основного. регистра памяти, а первые входы - к вйходам основной линии. задержки, о т л и ч а ю щ и й с я 2 О тем, что, с целью повышения надежности устройства, в него дополнительно введены блок элементов совпадения, регистр памяти, триггер и два элемента Или прич выход основной линии 25 задержки через первый элемент ИЛИ подключены к первому входу дополнительного блока элементов совпадения,вторые входы которого соединены свыходами дополнительной линии задерж"ки, первый выход входного формирователя соединен со входами сброса основного и дополнительного регистровпамяти, информационные входы последнего из которых подключены к выходамдополнительного блока элементов совпадения, выходы основного блока элементов совпадения через второй эле"мент ИЛИ подключены к первому входутриггера, второй вход которого соединен со вторым выходом входного формирователя, выход триггера подключенко вторым входам основного блокаэлементов совпадения. Источники информапии,принятые во .внимание при экспертизе11. Авторское свндетельство СССРВ 347733,кл, О 04 Р 10/04,1970.2. Авторское свидетельство СССРВ 365029, кл. Н 03 К 5/20, 1971.3. Авторское свидетельство СССРВ 402853, кл. О 04 Р 10/04,1971,
СмотретьЗаявка
2839450, 15.11.1979
ХАРЬКОВСКОЕ ВЫСШЕЕ ВОЕННОЕ КОМАНДНОЕ УЧИЛИЩЕ ИМ. МАРШАЛА СОВЕТСКОГО СОЮЗА Н. И. КРЫЛОВА
БЫКОВ ВИКТОР НИКОЛАЕВИЧ, КОРОВИН РЕМИР ВЛАДИМИРОВИЧ
МПК / Метки
МПК: G04F 10/04
Метки: времени, измеритель, интервалов, цифровой
Опубликовано: 15.10.1981
Код ссылки
<a href="https://patents.su/3-873204-cifrovojj-izmeritel-intervalov-vremeni.html" target="_blank" rel="follow" title="База патентов СССР">Цифровой измеритель интервалов времени</a>
Предыдущий патент: Радиотехническая часовая станция
Следующий патент: Следящая система
Случайный патент: Способ синхронизации работы синхротрона