Евженков

Номер патента: 1737722

Опубликовано: 30.05.1992

Авторы: Гребнева, Евженков, Осипов, Сапрыкин

МПК: H03K 9/04

Метки: демодулятор, модуляцией, сигналов, фазово-импульсной

...уровня напряжения:Это вызывает срабатывание компаратора 10, вследствие превышения некоторого40 порогового уровня Опор, поступающего сформирователя 12 опорных сигналов и соответственно длительности интервала наблюдения т, (фиг.2, эпюра 2), посколькутактовый интервал складывается из интер 45 вала наблюдения тн и защитного интервала ь, наличие которого вызванонеобходимостью исключения попаданияинформационного импульса с ФИМ в соседний тактовый интервал (фиг.2, эпюра 1).50 Импульс сравнения с компаратора 10(фиг,6, эпюра 3) запускает одновибратор 9,который формирует противофазны импульсы управления ключами 4 и 11, несколько превышающие по длительности55 суммарную длительность защитного интервала и тактового импульса. Импульс...

Номер патента: 1552387

Опубликовано: 23.03.1990

Авторы: Венедиктов, Евженков, Златкин, Мытаркин, Панова

МПК: H04B 14/06

Метки: дельта-модулированного, информации, объединения, передаваемой, приоритетно, сигнала, символов, цифровой

...цепи отрицательной обратной связи на выходе блока 1 кодирования формируется чередующаяся последовательность символов 101010 Такой же сигнал Формируется независимо от передаваемого сообщения при переключении узких тактовых импульсов с первого входа управления кодера на второй, который является счетным входом Формирующего триггера .2. При четном числе тактовых импульсов, подаваемых на второй вход управления ,вместо первого, обеспечивается режим работы кодера с перерывами, во время которых формируются паузные последовательности символов 101010 или 010101 в зависимости от предшествующего символаДМ-сигнала. Именно эти участки ДМ1552 сигнала используются для замещения приоритетно передаваемыми комбинациямисимволов цифровой информации....

Номер патента: 1494245

Опубликовано: 15.07.1989

Авторы: Венедиктов, Евженков, Златкин

МПК: H04M 11/06

Метки: дельта-модуляцией, дополнительной, информации, каналу, низкоскоростной, передачи, связи, цифровой

...второго ключа 36, а вход считывания - к входу 49 синхронизации. 45Управление формированием цифрового сигнала, содержащего символы ДМ-сигнала и НЦИ на передающей стороне, и разделением этого сигнала на составляющие на приемной стороне осуществляется частотой в два раза ниже опорной частоты НЦИ. Для этого используются фаэируемые первый 17 и второй 33 делители частоты, а в роли сигналов фазирования - наиболее низкие опорные частоты системы передачи (ле приведены). Первый распределитель 18 формирует пять импульсных последовательностей, сдвинутых относительно Г 5Фронтов опорнь и"к,у. в с; ", . тс- вено ча 1,5 Т; 2 Т; 2,5 Т; 3,5 Т4 Т.помощью имп.,ьснь;х по яедочптельностей первго распрел,",. гля 19 формируются регулярны по ,:.дВт, -...

Номер патента: 1450119

Опубликовано: 07.01.1989

Авторы: Венедиктов, Евженков, Механошина, Семенов

МПК: H04B 14/06

Метки: асинхронный, декодер, дельта-модуляции, линии, одноканальной, связи, сигналов

...и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г . Ужгород, ул . Проектная, 4 Изобретение относится к техникеифровой связи и может быть использовано в одноканальных системахсвязи с дельта-модуляцией, например, 5В сетях низовой радиосвязи, сотовыхсистемах и др.Цель изобретения в . уменьшениевеличины вносимых искажений,На чертеже представлена структурая электрическая схема асинхронногоекодера сигналов дельта-модуляцииля одноканальной линии связи,Асинхронный декодер сигналов дельга-модуляции для одноканальной линии 15связи содержит формирователь 1 имПульсов, первый элемент И 2, интегратор 3, реверсивный счетчик 4, цифроаналоговый преобразователь 5,фильтр 6 нижних...

Номер патента: 1025011

Опубликовано: 23.06.1983

Авторы: Евженков, Козленко, Панова, Сапрыкин

МПК: H03K 13/22

Метки: адаптивной, дельта, модуляцией, передачи, сообщений

...ко входу интегратора, введены последовательно соединенные сумматор, дополнитиьный блок вычитания и дополнительный двоичный модтор, ро вход которого подключен к выходу синхронизатора, выход которого .подключен к второму входу двоичного модулятора, причем вьасод блока Вычитания подключен к первому входу сумматора,второй вход которого соединен с выходом интегратора и входом блока вычитании,другой всод которого обьединен с вторымвходом дополнительного блока вычитанияи является входом устройства.На чертеже представлена структурнаяэлектрическая схема устройства.Устройство. для передачи сообщений садаптивной дельта-модуляцией содержитблоки 1 и 2 вычитания, двоичные модуляторы 3 и 4, сумматор 5, синхронизатор6 и интегратор 7, селектор 8...