Цифровой синтезатор частоты

(51)4 Н 03 В 19/О САНИЕ ИЗОБРЕТЕНИ НС 1 и преобразо на ограничитель 1 формируется пеолическая ф-ция пгрирования кода,параболоиду огран единенных поступает этом в НС ател Приодичестем двойсли покая па ного и лученную в гармон чить, х пар еских соста ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЭОБРЦТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР У 1374398, кл. Н 03 В 19/00, 1986.Авторское свидетельство СССР Ф 966849, кл, Н 03 В 21/02, 1980. (54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТЫ (57) Изобретение относится к радиотехнике. Цель изобретения - повышение быстродействия и чистоты спектра выходного сигнала. Синтезатор содержит накапливающий сумматор (НС) 1, преобразователи 2, 8 и 9 кода, ограничитель 3 с регулируемым порогом ограничения, коммутатор 4, ЦАП 5,. фильтр 6 нижних частот и г-р 7 опорной частоты. Входной код после преобразования в преобразователях 8 и 9, а также в последовательно солоиды появится коэф., зависящии отпорога ограничения. Иеняя порог ограничения, можно менять соотношениягармоник в спектре выходного сигнала вплоть до полного отсутствия какой-либо гармоники. Определив оптимальный порог ограничения для различных значений входных кодов синтезатора по минимальным паразитным спект- Я ральным составляющим в выходном сигнале и записав его в память преобразователей 8 и 9, можно улучшить х-ки выходного спектра. В синтезаторе может быть различным выполнение ограничителя 3 и НС 1. 2 з.п.ф-лы, 2 ил.152 Изобретение относится к радиотехнике и может быть использовано в технике средств связи для получения дискретного множества частот.Цель изобретения - повышение быстродействия и чистоты спектра выходного сигнала.На фиг. 1 представлена электрическая структурная схема цифрового синтезатора частоты; на фиг. 2 - электрическая структурная схема накапливающего сумматора.Цифровой синтезатор частоты содержит накапливающий сумматор (НС) 1, первый преобразователь 2 кода, ограничитель 3 с регулируемым порогом ограничения, коммутатор 4, цифроаналоговый преобразователь (ЦАП) 5, фильтр 6 нижних частот, генератор 7 опорной частоты, второй 8 и третий 9 преобразователи кода. При этом ограничитель 3 содержит регистр 10 кодов, первый 11 и второй 12 компараторы кодов, первый 13 и второй 14 ЗК-триггеры.Накапливающий сумматор 1 образуют первый сумматор 15 кодов, первый регистр 16 памяти, блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 17, второй сумматор 18 кодов, второй регистр памяти 19 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 20.Цифровой синтезатор частоты работает следующим образом.В зависимости от входного кода на установочном входе цифрового синтезатора частоты на выходе НС 1 появляется текущее значение кода установленной частоты. Так как НС 1 выполнен в виде последовательно соединенных сумматора 15, регистра 16 памяти, блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 17, сумматора 18 и регистра 19 памяти, а также элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 20, изменение кода на его выходе описывается параболической периодическои функцией У = Хпри -Т( Х.Если старший разряд выходного кода НС 1, который задается состоянием выхода второго блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 20, равен нулю, то код с его выхода проходит через первый преобразователь кода 2 без изменения, формируется отрицательная полуволна параболоиды. Если старший разряд выходного кода НС 1 равен единице, то код преобразуется в обратный и формируется положительная полуволна. В результате сигнал на 9403 4выходе первого преобразователя кода2 описывается функцией:8. 81 п 3 Х Кап 5 ХУ=81 пХ + -- + -+ )355 Если полученную параболоиду ограничить, то в гармонических составляющих параболоиды появится коэффициент,зависящий от порога ограничения, Ме-няя порог ограничения, можно менятьсоотношения гармоник в спектре выходного сигнала вплоть до полного отсутствия какой-либо гармоники.Код с выхода первого преобразователя 2 кода поступает в ограничителе3 на входы регистра 10 и компараторов 11 и 12. Если значение данногокода меньше кода на выходе преобразователя 9 кода, но больше кода навыходе преобразователя 8, то на Квходах ЗК-триггеров 14 и 13 имеетн н нл 1ся значение 1 , а на Л-входах - 0По тактовому импульсу, поступающемус генератора 7, данный код записывается в регисто 10. а ЛК-триггеры 13и 14 имеют на инверсных выходахуровень "1", При этом коммутатор 4пропускает код с выхода регистра 10,который преобразуется в ЦАП 5 и фильтре 6 в аналоговое напряжение. Есликод с выходапреобразователя 2 большекода на выходе преобразователя 9, тона 1-входе второго ЛК - триггера 1411 1присутствует уровень 1 , а на К-вхо де - уровень 0 , а на входах первого ЗК-триггера 13 наоборот, Послетактового импульса второй ЛК-триггер14 устанавливается в единичное состояние, а первый ЗК-триггер 13 - в 40 нулевое, коммутатор 4 пропускает код,установленный на выходе третьего преобразователя 9 кодаЕсли код с выхода первого преобразователя 2 кодаменьше кода, установленного на вы ходе второго преобразователя 8 кода,то состояние выходов 1 К-триггеров 13и 14 меняется на обратное относительно второго варианта и коммутатор 4пропускает код, установленный на вь 1- 50 ходе второго преобразователя 8 кода. Формирование периодической параболической функции в НС 1 производится путем двойного интегрирования кода 55на кодовом входе НС 1, Первый интегратор состоит из сумматора 15 и регистра 16 памяти и формирует пилообразный сигнал. Если (М)-й разряд первого регистра памяти 16 равен нулю, то5 1529блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 17пропускает код с кодового выхода первого регистра 16 памяти без изменения,если (М)-й разряд равен единице, токод инвертируетсяТаким образом, навыходе блока элементов ИСКЛЮЧАЮЩЕЕИЛИ 17 формируется сигнал с треугольной характеристикой, который подается на вход второго интегратора, содержащего сумматор 18 и регистр 19памяти. Для получения положительнойполуволны параболоиды на выходе элемента ИСКЦЮЧА 1 ОЩЕЕ ИЛИ 20 Формируетсясигнал старшего разряда кодового сигнала НС 1, Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ20 реализует функцию(М)-го старших разрядов первогорегистра 16 памяти,Определив оптимальный порог ограничения для различных значений входных кодов цифрового синтезатора частоты по минимальным паразитным спектральным составляющим в выходном сигнале и записав его в память преобразователей 8 и 9 кода, можно значительно улучшить храктеристики выходного спектра цифрового синтезаторачастот. 403 Формула из о бр е те ния 11 ифровой синтезатор частоты, содержащий последовательно соединенные генератор опорной частоты, накапливающий сумматор и первый преобразователь кода, последовательно соединенные коммутатор, цифроаналоговый преобразователь и фильтр нижних частот, при этом кодовый вход накапливаю щего сумматора является установочным входом цифрового синтезатора частоты, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия и чистоты спектра выходного сигнала, введены нторой преобразователь кода,третий преобразователь кода и ограничитель с регулируемым порогом ограничения, первый, второй, третий входы, первый и второй выходы которогосоответственно соединены с выходомпервого преобразователя кода, выходом второго преобразователя кода, выходом третьего преобразователя кода,первым входом коммутатора и вторымвходом коммутатора, третий и четвертый входы которого соответственно 5 10 15 20 25 30 35 40 45 50 55 подключены к выходу второго преобразователя кода и к выходу третьего преобразователя кода, тактовьп вход ограничителя с регулируемым порогом ограничения объединен с тактовыми входами коммутатора, цифроаналогового преобразователя, второго преобразователя кода и третьего преобразователя кода и подключен к выходу генератора опорной частоты, а кодовые входы второго и третьего преобразователей кода соединены с кодовым входом накапливающего сумматора.2. Синтезатор по п. 1, о т л и - ч а ю щ и й с я тем, что ограничитель с регулируемым порогом ограничения содержит первый компаратор кодон, второй компаратор кодов, первый,1 К- триггер, второй 1 К-триггер и регистр кодов, кодовый вход которого объединен с первым входом первого компаратора кодов и с вторым входом второго компаратора кодов и является первым входом ограничителя с регулируемым порогом ограничения, второй вход первого компаратора кодов и первый вход второго компаратора кодов являются соответственно вторым и третьим входами ограничителя с регулируемым порогом ограничения, первый и второй выходы первого компаратора кодов подключены соответственно к 1-входу и К- входу первого 1 К-трггера, первьп и второй выходы второго компаратора кода соединены соответственно с 1- входом и К-входом второго ЗК-триггера, тактовьп вход которого объединен с тактовым входом первого 1 К-триггера и с тактовым входом регистра кода и является тактовым входом ограничителя с регулируемым порогом ограничения, первым и вторым выходами которого соответственно являются выход регистра кода и объединенные выходы первого и второго 1 К-триггеров,3. Синтезатор по п. 1, о т л и ч а ю щ и й с я тем, что накапливающий сумматор содержит последовательно соединенные первый сумматор кодов, первь регистр памяти, блок элементов ИСКЛЮЧА 1%1 ЕЕ ИЛИ, второй сумматор кодов и второй регистр памяти, а также элемент ИСКЛЮЧАЮ 11 ЕЕ ИЛИ, первый вход которого подключен к выходу старшего М-го разряда первого регистра памяти, второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ объединен с вторым входом первого блока элементов ИСКЛЮЧАЮ 111 Е 1, ИЛИ и. Олиииык Подписное 757/53 ираж а КНТ СССР крытиям п арственного комитета по изобретениям 113035, Москва, Ж, Раушская на 4/5 агарина,101 11 1оизводственно-издательский комбинат Патент , г,ужгоро подключен к выходу (М)-го разрядапервого регистра памяти, кодовый выход которого подключен к первомувходу первого сумматора кодов, второй вход которого является кодовымвходом накапливающего сумматора, тактовые входы первого и второго регистров памяти объединены и являются тактовым входом накапливающего сумматора,кодовый выход второго регистра памяти подключен к второму входу второгосумматора кодов, при этом кодовый выход второго регистра памяти и выходэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ являются кодовым выходом накапливающего сумматора.