Прохладин

Номер патента: 1529403

Опубликовано: 15.12.1989

Автор: Прохладин

МПК: H03B 19/00

Метки: синтезатор, цифровой, частоты

...первый ЗК-триггер 13 - в 40 нулевое, коммутатор 4 пропускает код,установленный на выходе третьего преобразователя 9 кодаЕсли код с выхода первого преобразователя 2 кодаменьше кода, установленного на вы ходе второго преобразователя 8 кода,то состояние выходов 1 К-триггеров 13и 14 меняется на обратное относительно второго варианта и коммутатор 4пропускает код, установленный на вь 1- 50 ходе второго преобразователя 8 кода. Формирование периодической параболической функции в НС 1 производится путем двойного интегрирования кода 55на кодовом входе НС 1, Первый интегратор состоит из сумматора 15 и регистра 16 памяти и формирует пилообразный сигнал. Если (М)-й разряд первого регистра памяти 16 равен нулю, то5 1529блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ...

Номер патента: 1443172

Опубликовано: 07.12.1988

Автор: Прохладин

МПК: H03K 23/66

Метки: деления, делитель, коэффициентом, переменным, частоты

...деления,Делитель частоты работает следующим образом,55Работу ДПКД рассмотрим для случая,когда коэффициенты деления равны4/4,5Условимся, что все элементыДПКД работают по переднему фронту и установлены: в состоянии нуля - счетчик 2 (фиг.2 а), триггеры 4 и 5 (Фиг.2 г,д) и единицы - триггер 3 (Фиг.2 е),а младший разряд - нуля (Фиг. 2 ж),При поступлении на шину 8 последовательности импульсов (фиг,2 а) на выходе элемента 1 будет инверсная последовательность (Фиг.2 б). В определенный момент времени (1 ) на выходесчетчика 2 появляется единичное значение (фиг.2 я), от переднего Фронтаследующего импульса (Фиг2 б, заднийфронт входной последовательности)перекинутся триггеры 3 и 4, причемпервый в единичное (Фиг,2 г), а второй-в нулевое...

Номер патента: 1443122

Опубликовано: 07.12.1988

Автор: Прохладин

МПК: H03B 19/00

Метки: синтезатор, цифровой, частот

...первого преобразователя 3 кода.Прямое и инверсное значения данной Функции поступает на первый и второй входы блока 10 дешифраторов ив результате последний проводит преобразование кода Фазы в код амплитуды требуемой Функции.Полученный код по тактовому импульсу запоминается в блоке 11 регистрови с его выходов поступает на информационные входы блока 5 мультиплексоров,на управляющие входы которых поступают код старших разрядов первого преобразователя 3 кода. В зависимостиот кода старших разрядов первогопреобразователя 3 кода на выходах,блока 5 мультиплексоров появляетсяодно из и значений кода с выходовпреобразователя 4 кода фазы. По тактовому импульсу данное значение фиксируется в регистре 6. Если на второмвходе второго преобразователя 7...

Номер патента: 1363457

Опубликовано: 30.12.1987

Авторы: Осетров, Прохладин

МПК: H03L 7/18

Метки: синтезатор, частот

...постоянный код,коль 1363457цо фазовой автоподстройки включается и в синтезаторе частот устанавливаетгя режим фазовой синхронизации.Если синтезатор частот выйдет из режима фазовой синхронизации, то вновь код на выходе ЦЧФД 13 будет отличен от нуля и на вход второго элемента И 18 через анализатор кода 16 поступает сигнал логической единицы. Если в этот момент на второй вход второго элемента И 18 поступает уровень логического нуля, то 0- триггер 22 по сигналу с регистра 12 сдвига переключается в единичное состояние. В таком же состоянии находится и ЛК-триггер 20, при этом заканчивается сигнал установки в нуль счетчика 21 и на входе третьего элемента И 19 устанавливается разрешающий уровень. Счетчик 21 начинает счет импульсов с...

Номер патента: 1354416

Опубликовано: 23.11.1987

Автор: Прохладин

МПК: H03K 23/66

Метки: деления, делитель, коэффициентом, переменным, частоты

...состояние, которое разрешает работу делителя 4, запрещает работу делителя 3 и выдает через элемент 14 разрешающий уровень на элемент 15. При этом коэффициент деления делителя 1 равен 4. Остальные разряды установочного кода ДПКД определяют (на шине 12) код старших разрядов 0100. Данный код поступает на сумматор 19, На другой вход этого сумматора подается проинвертированный блоком 17 код младших разрядов. Сумматор 18 производит операцию сложения кодов 0100 и 1111,:результат которого 0011 поступает на информационные входы делителя 4, который считает импульсы, поступающие с первого выхода делителя 1, После третьего импульса на выходе делителя 4 появится разрешающий уровень, поступающий на К-вход 1 К- триггера 16 и на информационный вход...

Номер патента: 1325665

Опубликовано: 23.07.1987

Автор: Прохладин

МПК: H03H 17/00

Метки: импульсов, последовательности, псевдослучайной, фильтр, цифровой

...18 на три висходное состояние, при этом на входе элемента И 19 появляется разрешающий уровень логической единицы и следующий импульс из блока 3 синхронизации (рис.2 а) поступает на тактовый вход первого регистра 11. В результате в блоке 5 Формируется тактовая частота (Фиг.2 л), которая последовательно переписывает входную информацию в первый регистр 1(Аиг.2 м). При этом обеспечиваетсяпостоянная временная привязка импульсной последовательности на входепервого регистра 11 с тактовыми импульсами до его заполнения и такимобразом восстанавливается истиннаядпительность каждой импульсной посылки. От импульса обнуления (Лиг.2 к)обнуляется счетчик 20, который выдает запрещающий уровень логическогонуля в блок 4 и разрешающий уровеньлогической...

Номер патента: 1319275

Опубликовано: 23.06.1987

Автор: Прохладин

МПК: H03K 23/66

Метки: деления, делитель, импульсов, коэффициентом, переменным, следования, частоты

...и максимальное значения коэффициента деления устройства. Кмин= Я (Я - 1)= 2 н (2 н1).Кмакс= 2" (2 - 1 - 2 +1) + (2" +1) )( )( (2" - 1) = 2"-(2-1)+Кроме того, элемент 5 дешифрирует состояние счетчика 4, равное содержимому (1. - 1), а блок 7 - состояние счетчика 3, равное содержимому (М - 1) .Работу устройства рассмотрим для случая, когда м= 2, 1= 4. Тогда делитель 1 будет иметь коэффициенты деления Ы 1= 4. Ы 2= 5, а делитель 13 соответственно 2 и 2,5. Если код на входах счетчика 3 соответствует нулевому (0000), то на выходах элементов 5 и 9 будет также нулевой уровень, который запрещает работу счетчика 3, а делитель 13 переключает на коэффициент деления 2 (соответственно делитель 1 на 4), Допустим устройство имеет коэффициент...

Номер патента: 1312727

Опубликовано: 23.05.1987

Автор: Прохладин

МПК: H03H 17/00

Метки: двоичным, квантованием, сигнала, фильтр, цифровой

...соеди.цены с регистром 2 кода отклика. Блок 4 элементов равнозначности реализует функцию 1 = дв 1 Лв. Следовательно, если код сигнала совпадает с кодом отк 1 икд, то цд выходс блока 4 элементов равнозначности будут значения логической единицы. Суммирование полученных значений производят реверсивцые счетчики 7, на входе которых имеются мультиплексоры 6. С выходов регистра 5 информация поступает на входы мультиплексоров 6 группами по семь раз. рядов. 22 г) - вторые разрядыкоде 010 (фи г.и т. д. до семи.Реверсивные счетчики 7 выполнены на четырехразрядных синхронных двоичных счетчиках, причем три младших разряда отображают сумму сосчитанных нулей и единиц, а старший разряд отображает знак суммы. С выходов реверсивных счетчиков 7...

Номер патента: 1265998

Опубликовано: 23.10.1986

Автор: Прохладин

МПК: H03K 23/66

Метки: деления, делитель, импульсов, коэффициентом, переменным, следования, частоты

...переноса счетчика 1 импульсов соединен с 1- и К-входами первого триггера 3 и с Р-входом второго триггера 4.Использование в цепи первого входа элемента 2 дополнительного триггера (в счетном режиме) позволяет увеличить входную частоту ДПКД практически в два раза.Выходным сигналом ДПКД может являться выходной сигнал триггера 4.ДПКД работает следующим образом, Все элементы схемы срабатывают по переднему фронту входных импульсов на шине 5, счетчик 1 установлен в состояние, соответствующее коду на его информационных входах, а триггер 3 - в нулевое состояние, причем на его К-входе имеется уровень, разрешающий его работу.Импульсы поступающие на шину 5 через элемент 2, который работает как повторитель, проходят на счетный вход счетчика 1....

Номер патента: 656191

Опубликовано: 05.04.1979

Авторы: Кареев, Козловский, Прохладин, Салов

МПК: H03K 5/007

Метки: движущегося, импульса, формирования

...серий им- деления частоты 5, к стробирующим каспупьсов от числа импульсов в серии,т.е. капам 6 - 8 и к входу ключевого устройот значения кода на разрядных выходах ства 9. Выходы блока деления частоты 5 блока хранения программы, подсоединены: первый - к входу стробиБелью изобретения является обеспе- рующего каскада 6 и входу линии задержчеиие формирования двух импульсных55ки 10, выход которой подключен к входу последовательностей и повышение точ- стробирующего каскада 7, второй - к ности устройства, входу стробирующего каскада 8, ВыходЭта цель достигается тем, что в ус- стробирующего каскада 6 подключен к тройство, содержащее программный блок обнуляющим входам авоичног о счетчика 3выход стробируюшего каскада 7 - к общему входу элементов И...