Генератор псевдослучайной последовательности

,ЯО 15287 СПУБЛИ 5 и 4 с 06 Р 7/58 ИСАНИЕ ИЗОБРЕТЕНИЯТОРСНОМУ СВИДЕТЕЛЬСТВУ 4-2 нсво ССС1975.СССР1982.СССР1983йНОЙ ПО Ечисл в ГОСУДАРСТВЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР(57) Изобретение относится к вы 2тельной технике и может быть использовано для решения вероятности задач. Цель изобретения - расширение функциональных возможностей за счет формирования псевдослучайной последовательности чисел заданной длины. Генерэтор содержит генератор 1 тактовых импульсов, триггер 2, элемент И"НЕ 3, элемент И 4, элемент ИЛИ 5, схему 6 сравнения, схему 7 сравнения, счетчик 8, коммутатор 9, сумматор 10, сумматор 11, блок 12 памяти, сумматор 13 по модулю два, элемент 14 задержки, коммутатор 15, триггер 16 и триггер 17. Цель достигается за счет введения новых блоков и функциональных связей. 1 ил.25 Изобретение относится к вычислительной технике и может быть использовано для решения вероятностных задач.Цель изобретения - расширениефункциональных возможностей генератора за счет Формирования псевдослучайной последовательности заданной длины. 10На ц.-ртеже приведена структурнаясхема генератора.Генератор содержит генератор 1тактовых импульсов, триггер 2, элемент 3 И-НЕ, элеме т 4 И, элемент5 ИЛИ, -хемы 6 и 7 сравнения, счетчик3, коммутатор 9, сумматоры 10 и 11,блок 12 памяти, сумматор 13 по модулю два, элемент 14 задержки, коммутатор 15, триггеры 16 и 17, 18 - выход устройства, 19 и 20 входы устройства.Генератор псевдослучайностей последовательности работает следующимобразом,Двоичные кодовые комбинациииК подаются соответственно на информационные входы коммутаторов 9 и 15.Двоичный, код числа 1 определяет кодовое расстояние между разрядами эквива-Олентного регистра сдвига, подключаемыми к входам сумматора 13 по модулюдва 13, выполняющего функции логицеской обратной связи. Двоичный код числаК соответствует общему количеству раз.35рядов эквивалентного регистра сдвигаи определяет максимально возможнуюдлину генерируемой последовательностипри выбранной разрядности. Очевидно,цто при подаце управляющих сигналовнеобходимо, чтобы соблюдалось ИК.управляющая кодовая комбинация К подается на первые входы схем 6 и 7сравнения. Схемы 6 и 7 сравнения формируют на своих выходах сигнал 1.-активного уровня при условии, ес.пи значение двоичных кодовых комбинаций,поступающих на вторые входы, превосходит по величине кодовый сигнал К.В этих условиях схема 6 сравнения обе-.50специвает подачу на вход сброса счетчика 8 сигнала логического нуля в томслучае, когда содержимое счетчикапревысит К, цем достигается управление коэффициентом пересчета счетчика 8 в диапазоне 1-2 ( - разряд 55ность счетчика 8), который в процессеработы проходит К состояний (0,1,2К),В процессе работы генератора сигнал, с выхода генератора т-ктвьхимпупьсв 1 поступает на вход гг.; -гера 2 и входы элеме то И-НЕ 3 иИ -. На пел он и инверсном выходахтриггера 2 формируются сигналы типамеандр, не совпадающие во времени,Квждй импульс частоты 1.- на прямомвыходе триггера 2 взаимодействуетсвоим положительным Фронтом на входсинхронизации счетчика 8, увеличивает н единиу код М н, его выходе.Тот же сигнаг 1 с прямого выхода генератора 2 поступает на управляющийвход коммутатора 9, При О =- 1 комутатором 9 обеспечивается подача навторые входы сумматора 1 О сигна.палогического нуля. Поскольку содержимое М счетчи(а 8 не может превзойтиК(."1 . К - 1), иначе. 9 будет обнуленсигнало",. выхода схемы 6 сравненияна выходе схемы 7 сравнения сохраня -еся сигнал -активного уровня, который, поступал на управляюций входкоммуатора 15, обеспечивает подачуна вторые входы сумматора 11 сигналов лоицеского нуля. Таким образом,в течение первого цикла работы триг -гера 2 на выходе сумматора 11, подключенного к адресному входу блока12 памяти, формируется двоичная комбинация М, равная текущему значениюсодержимого сцетцика 8,По оконцанию положительного потенциала импульса, длительность которого превосходит суммарное времяпереключения счетчика 8, сумматоров1 О и 11, а также выборки содержимогоячейки с адресом Л-М блока 12 памяти,на входе синхронизации триггера 16формируется положительный импульс,обеспечивающий запись в триггер16 содержимого ограничиваемой ячейкибпока 12 памяти.Следующий импульс с выхода генератора 1 опрокидывает триггер 2, приэтом на втором входе элемента И 4формируется положительный импульс,а на управляющий вход коммутаторапоступает сигнал 4 = О, В результатекоммутатор 9 обеспечивает подачу навторой вход сумматора 10 двоичнойкодовой комбинации 1, Двоичный сигнал, равный по величине сумме,1+ (вслучае М+112 , гп - число разрядовсумматоров 10, 11, счетчика 8, шиныадреса блока 12 памяти и коммутаторов 9, 15) или остатку 2 -(11+11) (вслучае .1+Г 1: 2"), поступает на первый вход сумматора 11.Дальнейшая работа узлов генератора зависит от соотношения величин чисел на входах схемы 7 сравнения, причем следует рассмотреть два основных случая. При условии, что значение сигнала на первом входе схемы 7 сравнения не превосходит значение К, на управляющем входе коммутатора 15 сохраняется сигнал Н-активного уровня, в результате чего на вторые входы сумматора 11 постоянно поступают сигналы логического нуля и адрес опрашиваемой ячейки блока 12 памяти определяется величиной сигналов на выходе сумматора 10. Следовательно, на адресных входах блока 12 памяти формируется код Л, равный результату суммирования Г 1+Г и определяющий адрес новой опрашиваемой ячейки, Благодаря наличие сигнала Н-активного уровня на входчтение - запись блока 12 памяти последний продолжает .функционировать в режиме чтения информации и на информационный вход триггера 17 поступает содержимое ячейки с адресом Г 1+Г. Элемент 11 задержки обеспечивает задержку подачи импульса записи на вход синхронизации триггера 17 на время .", превосходящее суммарное время переключения первого 10 и второго 11 сумматоров и выборки иэ блока 12 памяти, по истечении которого сигнал с выхода блока 12 памяти запоминается триггером 17. На выходе сумматора 13 по модулю "два" формируется двоичное число, определяемое содержимым триггеров 16 и 17, Соответственно, по окончании импульса Ч 2 на выходе элемента ИЛИ 5 формируется сигнал логического нуля; блок 12 памяти переводится в режим записи информации и происходит запись числа с выхода сумматора 13 по модулю ндаан в ячейку памяти с номером А, равным сумме 11 +Однако, поскольку К может быть представлено произвольным целым числом в диапазоне- 2 , в случае К С 2 содержимое счетчика 8 проходящего в процессе работы генератора последовательно К своих состояний,. принимает такое значение М, что 11 + + ЬК - 1, При этом, дпя сохранения кодового расстояния между разрядами эквивалентного регистра, формирующих сигналы обратной связи, необходимо,10 5 20 25 30 35 40 45 50 55 чтобы сохранялось обращение к ячейкам блока оперативной памяти, расположенных в поле адресов 0 - К. Так, при М + Г = К обращение должно производится к ячейке с адресом А = "О", при М + Г = К + 1 - с адресом А1, и так далее, до тех пор пока не произойдет переполнение разрядной сетки сумматоров.В рассматриваемом случае (М + Г ) :К - 1) на выходе схемы 7 сравнения формируется сигнал 1.-активного уровня, обеспечивающий подключение к второму входу сумматора 1 двоичной кодовой комбинации К - 1, равной по величине инверсному значению управляющего кода К - 1. В результате адрес А ячейки блока 12 памяти опрашивают в течение второго цикла (1 = 1) работы триггера 2, что определяется результатом суммирования М + Г + + (К - 1), Представив сумму М + Г для данного случая в виде М + Г = (К - 1) + + В, где В = 1, 2 нетрудно убедиться, что результат суммирования составитМ+1+ (К - 1) = 2 + (В - 1) а сигнал А на выходах сумматора 11, определяющий адрес ограничиваемой ячейки блока 12 памяти составит А =(В - 1), т.е. при Г 1 + Г К(В 1) А = О, при Г 1 + Г = К +(В = 2) А =1 и так далее. Запись сигналов с выхода блока 12 памяти триггером 17, формирование сигнала обратной связи сумматором 13 по модулю два и запись результата в ячейку с адресом А происходит аналогично описанному выше случаю (М + Г ( К - 1) .Таким образом, работа, выполняемая блоком 12 памяти, аналогична работе К-разрядного регистра сдвига, охваченного обратной связью через сумматор по модулю два, подключеннный своими входами к последнему (К-му) и К - Г 1-му разрядам регистра . При этом за счет изменения регулирующей кодовой комбинации Кможет быть изменена общая длина К эквивалентного регистра сдвига, а с помощью регулирования комбинации Г номер разряда, к которому подключен сумматор по модулю два. Следовательно, при общей разрядности в счетчика 8, коммутаторов 9, 15, блоков сравнения и шины адреса блока 12 памяти предлагаемый генератор позволяет формировать на своем выходе18 последовательности, получаемые с1528770 Р - Р1 с 1. и после преобразований окончательнозаписывается в видеР2 (2 + 1). Составитель И.СтоляровТехред Л.Олийнык Корректор В.Кабаций Редактор Н.Киштулинец Заказ 7613/22 Тираж 668 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Рауаская наб., д. 4/5 Производственно-издательский комбинат "Патент, г. Ужгород, ул.Гагарина,1 Ъ 1 помощью 2 ф вариантов эквивалентных регистров сдвига длиной К (К = 1-2 ). При этом, с учетом симметрии свойств псевдослучаной последовательности,5 при подключении И-го или,К-К-го разрядов генерирующего регистра к входу сумматора по модулю два число Р регулировок в каждом варианте составляет два четных К Р цК/2, для нечетКных К Рпс(-) + 1, а общее числой. Ч 2возможных вариантов Р эквивалентного регистра сдвига с подключением различных разрядов К-М в цепь обратной связи равно формула изобретения25Генервтор псевдослучайной последовательности, содержащий генератор тактовых импульсов, выход которого соединен с входом синхронизации первого триггера и первым входом элемента И, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с входом чтения записи блока памяти, выход которого соединен с информационными входами ,второго и третьего триггеров, выходы которых соединены соответственно с первым и вторым входами сумматора по модулю два, выход которого соединен с информационным входом блока памя ти, первый сумматор, первый коммутатор и счетчик, выход которого соединен с первым входом первого сумматора, .второй вход которого соединен с выходом первого коммутатоРа, упРав.ляющий вход которого соединен спрямым выходом первого триггера ивторым входом элемента ИЛИ, инверснь,выход первого триггера соединен свторым входом элемента И, выход второго триггера является выходом генератора, информационный вход первогокоммутатора является входом заданиякодового расстояния псевдослучайнойпоследовательности генератора заданиякодового расстояния, о т л и ч а ю -щ и й с я тем, что, с целью расширения функциональных воэможностейэа счет формирования псевдослучайнойпоследовательности заданной длины,а него введены две схемы сравнения,второй сумматор, элемент И-НЕ, элемент задержки и второй коммутатор,информационный вход которого является входом задания максимальной длиныпсевдослучайной последовательностигенератора и соединен с первыми входами первой и второй схем сравнения,выход первого сумматора соединен свторым входом первой схемы сравненияи первым входом второго сумматора,выход которого соединен с адреснымвходом блока памяти, второй входвторого сумматора соединен с инверсным выходом второго коммутатора, управляющий вход которого соединен свыходом первой схемы сравнения, выходвторой схемы сравнения соединен свходом "Сброс" счетчика, вход синхронизации которого соединен с прямымвыходом первого триггера и первымвходом элемента И-НЕ, второй вход которого соединен с выходом генераторатактовых импульсов, выход элементаИ-НЕ соединен с входом синхронизациивторого триггера, выход элемента Ичерез элемент задержки соединен свходом синхронизации третьего триггера.