Триггер на дополняющих мдп-транзисторах

(19) 3/286, 17/2 ш 4 Н ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ 201034/24-21 7,02.875.03,89. Бюл. 9 10 .И.Барановский и С 21.374(088,8)(56) Авторское свидетельство СССР И 921052, кл. Н 03 К 3/286, 1980.(57) Изобретение относится к импульсной технике и может быть использованов цифровых интегральных схемах, к которьм предъявляются требования установки триггеров и триггерных устройств в определенное исходное состояние в процессе нарастания напряженияпитания, Цель изобретения - снижениепотребляемой триггером мощности встатическом режиме и повышение надежности его установки в определенноеисходное состояние в процессе нарастания напряжения питания. УстройствО содержит два инвертора 1 и 2 с пере= крестными связями, цепь установки триггера в определенное исходное состояние, состоящую из первого, второго, третьего и четвертого транзисторов 9, 10, 11, 14, За счет введения первого и второго дополнительных транзисторов 12, 13 обеспечивается форсированный заряд выхода инвертора 1 в момент нарастания напряжения питания. Размеры транзисторов 12, 13 выбираются равными, что обеспечивает симметрию емкостной нагрузки на плечи триггера. Размеры первого и второго транзисторов 9, 1 О выбираются такими, чтобы время заряда емкости внутреннего узла триггера, связаннойФсо стоком транзистора 9, до уровня порогового напряжения транзисторов 11, 14 и напряжения запирания транзистора 12 превышало время установления в определенное исходное состояние потенциалов на выходах инверторов 1 и 2. 1 ил,Изобретение относится к импульсной технике и может быть использовано в цифровых интегралынгх схемах, к которым предъявляются требования уста 5 новки триггеров и триггерных устройств в бпределенное исходное состояние в процессе нарастания напряжения питания.Цель изобретения - снижение пот 1 ребляемой триггером мощности в статическом режиме и повьшение надежности его установки в определенное исходное , состояние в процессе нарастания напряжения питания, 15.На чертеже представлена электрическая принципиальная схема описываемого триггера.Триггер состоит из инверторов 1 и 2 с перекрестными связями, каждый 20 из которых содержит два .комплементарных транзистора 3, 4 и 5, б соответственноо, последовательно включенных между шиной 7 питания и общей шиной 8, первого транзистора 9 первого 25 типа проводимости, исток кототорого подключенк шине 7, затвор - к шине 8, сток - к стоку и затвору соответственна второго 10-и третьего 11транзисторов второго типа проводимос. 30ти, истоки которых подклкчены х шине 8 и выходу инвертора 1 соответственно. Истоки двух дополнительновведенных транзисторов 2 и 13 первого типа проводимости подключены к п 1-35не 7. При этом сток транзистора 12подключен к выходу инвертора 1, а егозатвор - к затвору четвертого транзистора 14 и стоку транзистора 10 затвор которого поцключен к истоку 40и шине 8, затвор транэи тора 13 подключен к шине , сток - к выходу инвертора 2 и истоку транзистора 14.Прямым 15 и инверсным 16 выходамитриггера являются стоки транзисторов11 и 14 соответственно.Триггер на дополнительных МДПтранзисторах работаег следующим образом.В процессе нарастания. напряженияпитания вначале открываются транзис-,50торы 3, 5, 9, 12, что приводит к постоянному заряду внутренних узловтриггера, Размеры транзисторов 3,11 и 12 выбираются равными размерамтранзисторов 5, б, 14 и 13 соответственно, что обеспечивает симметриюемкостной нагрузки на плечи триггера,при этом суммарная ширина канала транзисторов 3 и 12 больше ширины канала транзистора 5, что приводит впроцессе нарастания напряжения питания к более быстрому заряду выхода .первого инвертора по сравнению с выходом второго инвертора, Размерытранзисторов 9 и 10 выбираются такими, чтобы время заряда емкости внутреннего узла триггера, связанной состоком транзистора 9, до уровня порогового напряжения транзисторов 11,14 и напряжения эапирания транзистора 12 превышало как время установления в определенное исходное состояниепотенциалов на вьгходах инверторов 1и 2 с перекрестными связями, так ивремя переходных процессов во внешнихустройствах, подключенных к выходам15 и 16 триггера,Таким образом, после заряда внутреннего узла триггера, связанного состоком транзистора 9, до уровня напряжения питания транзистор 12 оказывается закрытым, а транзисторы 11 и14 открытыми по затвору, на прямом 15и инверсном 16 выходах триггера устанавливаются потенциалы питания и общей шины . соответственно. В дальнейшем триггер по выходам 15 и 16 можетуправляться внешними логическими сигналами,Формула изобретенияТриггер на дополняющих МДП-транзисторах, содержащий два инвертора с перекрестными связями, первый тран зистор первого типа проводимости, исток которого подключен к шине питания, затвор - к общей шине, сток к стоку и затвору соответственно второго и третьего транзисторов второго типа проводимости, истоки которых подключены соответственно к общей шине и к выходу первого инвертора, четвертый транзистор второго типа проводимости, о т л и ч а ю щ и й с я тем что, с целью снижения потребляемой триггером мощности в статическом режиме и повышения надежности его установки в определенное исходное состояние в процессе нарастания напряжения питания, в триггер введены два дополнительных транзистора первого типа проводимости, истоки которых подключены к шине питания, сток первого допопнительного транзистора подключен к выходу первого инвертора,Составитель А.ЦехановскийТехред Л, Сердюкова Корректор О,Кравцова Редактор А.Маковская Заказ 953/52 Тираж 879 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина,101 14659394а его затвор - к затвору четвертого ственно, причем, размеры первого и транзистора и стоку второго транзис- второго транзисторов выбираются из тора, затвор которого подключен к об- условия, т, где , - врещей шине, при этом затвор второго мя заряда емкости, связанной со стодополнительного транзистора подключен ком первого транзистора,- время к шине питания, сток - к выходу вто- заряда емкости, связанной со стоком рого инвертора и истоку четвертого второго дополнительного транзистора, транзистора, стоки третьего и четвер- с. - время заряда емкости, связаннойФ того транзисторов являются прямым и 1 О со стоком первого дополнительного инверсным выходами триггера соответ- транзистора