Аналого-цифровой преобразователь последовательного приближения

1499496 спуБ 09) 4 Н 03 М 1/38 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЭОБРЕТЕНИЯМ И ОТНЕЫтИНИПж ГННТ СССР ЗОБРЕТЕНИЯДЕТЕЛЬСТВУ.8) .А. и др. Анало зователи. - М.: 980, с. 173.идетельство СССР 03 М 1/38, 1971 Со(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО ПРИБЛИЖЕНИЯ(57) Изобретение относится к электроизмерительной и вычислительной технике и может быть использовано дляпреобразования непрерывных сигналовв цифровой код. Изобретение позволяет повысить быстродействие аналогоцифровых преобразователей последова-,тельного приближения за счет исправления динамической ошибки, допущеннойпри сравнении старших разрядов ЦАП Изобретение относится к электроизмерительной и вычислительной технике и может быть использовано вустройствах преобразования непрерывного сигнала в цифровой код.Цель изобретения - повьппение быстродействия,На чертеже приведена фная блок-схема сменного анрового преобразователя (вательного приближения.Преобразователь содержит тактовыйгенератор 1, распределитель 2 тактоункциональ- алого-циф- АЦП) последоИСАНИЕВТОРСНОМУ СЕЯ и исключения повторного их включенияпри коррекции их кода. На сравнивающее устройство поступае входнойсигнал с выхода ЦАП. В исходном состоянии распределитель тактовых импульсов устанавливает в единицу первые управляющие ячейки старших имладших разрядов и включаются соответствующие разряды ЦАП, Управляющаяячейка удерживает включенным первыйразряд в группе младших разрядов ЦАПпока происходит сравнение старшихразрядов ЦАП, после этого на дополнительную управляющую ячейку поступаетединица с распределителя и включается дополнительныи разряд ЦАП. Наличие дополнительного разряда ЦАП позволяет исправлять динамические ошибки, допущенные при сравнении старшихразрядов, сигнал коррекции кода старших разрядов поступает с выхода дополнительной управляющей ячейки навход схемы переноса единицы. 2 з.п.ф-лы 1 ил вых импульсов, сравнивающее устройство 3, цифроаналоговьп преобразователь (ЦАП) 4, управляющие ячейки 5-7 старших разрядов, управляющие ячейки 8 и 9 младших разрядов, управляющую ячейку 10 дополнительного разряда, 0-триггер 11, элемент ИЛИ 12 управляющей ячейки 5 старшего разряда, Р-триггер 13, элемент ИЛИ 14, элемент И 15 в управляющих ячейках 6-10 остальных разрядов, инвертор 16, элемент ИЛИ 17, элементы 18-20 переноса единицы.Управляющие ячейки разрядов и распределитель тактовых импульсов выполненный, например, аналогично известному.Преобразователь работает следу ющим образом.В исходном состоянии на всех прямых выходах распределителя 2 тактовых импульсов - состояние логического 10 нуля, а на инверсных выходах - состояние логической единицы, логической единицей с инверсного выхода первого разряда распределителя 2 через элемент ИЛИ 12 управляющей ячейки 5.15 первого старшего разряда включен первый старший разряд ЦАП 4, одновременно логическим нулем с прямого выхода третьего разряда распределителя 2 через инвертор 16, элемент 20 ИЛИ 17 и управляющую ячейку 8 первого младшего разряда включен также первый разряд в группе младших разрядов ЦАП 4. При этом сравнивающее устройство 3 сравнивает входной сигнал АЦП с выходным сигналом ЦАП 4. Если, например, уровень входного сигнала АЦП больше, тогда с выхода сравнивающего устройства 3 поступает логическая единица на вход В-тригге ра 11 управляющей ячейки 5 первого старшего разряда.С приходом на вход распределителя 2 с тактового генератора 1 первого тактового импульса на прямом.вы ходе первого разряда распределителя 2 устанавливается логическая едининица, которая через элемент И 15 управляющей ячейки 6 включает второй старший разряд ЦАП 4, одновременно логический нуль с инверсного выхода первого разряда распределителя 2 переводит В-триггер 11 управляющей ячейки 5 первого старшего разряда в режим хранения информации, 45 логическая единица с выхода В-триггера 11 через элемент ИЛИ 12 оставляет включенным первый разряд ЦАП 4. Сравнивающее устройство 3 вновь сравнивает входной сигнал АЦП с выходным сигналом ЦАП 4,На втором такте логическая единица с прямого выхода второго разряда распределителя 2 через управляющую ячейку 7 включит следующий третий 55 старший разряд ЦАП 4 и одновременно переведет на хранение В-триггер 13 управляющей ячейки 6 второго старшего разряда, с выхода В-триггера 13 логический сигнал в зависимости отрезультата сравнения сранивающегоустройства 3 через элементБ.ИЛИ 14и И 15 выключит или оставит включенным второй разряд ЦАП 4. Таким образом, осуществляется процедура после-довательного кодирования группыстарших разрядов АЦП при постоянновключенном первом разряде в группемладших разрядов ЦАП 4. Результаткодирования старших разрядов с выходов управляющих ячеек 5-7 поступает на входы элементов 18-20 переноса единицы. На третьем такте логическая единица с прямого выхода третьего разряда распределителя 2 через дополнительную управляющуюячейку 10 вклю чит дополнительный разряд ЦАП 4 и одновременно через инвертор 16, эле-; мент ИЛИ 17 и управляющую ячейку 8 выключит первый в группе младших разрядов ЦАП 4,Сравнивающее устройство 3 сравнивает входной сигнал с сигналом с выхода ЦАП 4, если, например, уровень входимого сигнала больше, дополнительный разряд ЦАП 4 остается включенным, при этом единица с выхода управляющей ячейки 10 поступит на второй вход элемента 20 переноса единицы и произойдет коррекция выходного кода старших разрядов АЦП на выходах переноса элементов 18-20 переноса единицы. При этом код на выходах управляющих ячеек 5-7 старших разрядов и, следовательно, на входе старших разрядов ЦАП 4 не изменится, На следующем такте включается первый разряд в группе младших разрядов и продолжается процедура последовательного приближения и кодирования млад- ших разрядов АЦП, Таким образом, в предлагаемом АЦП происходит исправление динамической ошибки, допущенной при сравнении старших разрядов ЦАП 4, не превышающей по величине половину веса дополнительного разряда. При этом в процессе коррекции не происходит повторного переключения старших разрядов ЦАП. Это исключает необходимость затраты дополнительного времени на установление пе реходных процессов старших разрядов ЦАП и, соответственно, позволяет повысить быстродействие АЦП.5 149949Формула изобретения 1. Аналого-цифровой преобразователь последовательного приближения, содержащий цифроаналоговый преобразователь, тактовый генератор, выход которого соединен с входом распределителя тактовых импульсов, первую, вторую и третью управляющие ячейки старших разрядов, первую и вторую управляющие ячейки младших разрядов, управляющую ячейку дополнительного разряда, первый, второй и третий элементы переноса единицы, инвертор и 15 сравнивающее устройство, первый вход которого является шиной преобразуемого сигнала, второй вход соединен с выходом цифроаналогового преобразователя, первые входы управляющих 20 ячеек старших, дополнительного и младших разрядов соединены соответственно с первым, вторым, третьим, четвертым, пятым и шестым инверсными выходами распределителя тактовых 25 импульсов, а их выходы - с соответствующими входами цифроаналогового преобразователя, выходы управляющих ячеек младших разрядов являются выходной шиной младших разрядов, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в него введен элемент ИЛИ, первый вход которого соединен с выходом инвертоРар выход сравнивающего устройства соединен со вторыми входами управляющих ячеек старших, младших и дополнительного разрядов, третьи входы второй и третьей управляющих ячеек старших и дополнительного разрядов соедине ны соответственно с первым, вторыми третьим прямыми выходами распределителя импульсов, четвертый и пятый прямые выходы. которого соединены соответственно со вторым входом элемен та ИЛИ и третьим входом второй управляющей ячейки младших разрядов, выход элемента ИЛИ соединен с третьим входом первой управляющей ячейки 66младших разрядов р третий прямой Выход распределителя импульсов соединен с входом инвертора, выходы первой, второй и третьей управляющихячеек старших разрядов соединены спервыми входами первого, второго итретьего элементов переноса единица соответственно, вторые входы первого и второго элементов переносаединицы соединена соответственно спервыми выходами второго и третьегоэлементов переноса единицы, выходуправляющей ячейки дополнительногоразряда соединен с вторым входом,третьего элемента переноса единицы,первый выход первого и вторые выходывторого и третьего элементов переноса единицы являются выходной шинойстарших разрядов.2, Преобразователь по п. 1, о т -л и ч .а ю щ и й с я тем, что перваяуправляющая ячейка старшего разрядавыполнена на Р-триггере и элементеИЛИ, первый вход которого объединенс С-входом Р-триггера и являетсяпервым входом управляющей ячейки,вторым входом которой является Р-входР-триггера, выход которого соединенс вторым входом элемента ИЛИ, выходкоторого является выходом управляющей ячейки,3. Преобразователь по п. 1, о тл и ч а ю щ и й с я тем, что втораяи третья управляющие ячейки старшихразрядов, дополнительного разряда имладших разрядов выполнены каждаяна Р-триггере и элементе ИЛИ, элементе первый вход которого объединенс С-входом Р-триггера и являетсяпервым входом управляющей ячейки,вторым входом которой является Р-входР-триггера, выход которого соединенс вторым входом элемента ИЛИ, выходкоторого соединен с первым входомэлемента И, второй вход которого является третьим входом управляющейячейки, выход элемента И являетсявыходом управляющей ячейки.1499496 Составитель Н. КозловРедактор И. Шулла Техред М,Дидык Корректор С, Черн Подписное роиэводственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина Заказ 4707/55 Тираж 884ВНИИПИ Государственного комитета по изобрете113035, Москва, Ж, Раушск ям и открытиям при ГКНТ ССС наб., д. 4/5