Управляемый распределитель

Союз Советских Социалистических Республик(22) Заявлено 05.04.76 (21) 2343181/24 6 06 Г 1/04 с присоединением заявки МЯ Госуаарствеииый комитет СССР по делам изобретений и открытий(54) УПРАВЛЯЕрйЬ)Й РАСПРЕДЕЛИ 1 ЕЛЬ Изобретение относится к автомати- ке и вычислительной технике, в частности к устройствам распределения импульсных сигйалов и может быть использовано в управляющих устройствах ЦВ(и, а также в устройствах управления,Наиболее целесообразно его использование в устройствах, требующих многократного распределения сигналов сисключением каналов, запрещенных для использования.Известны распределители импульсов, основанные на использовании сдвигающих регистров и содержащие в каждом разряде триггеры и логические эле менты 1) и 2). Они обеспечив ают распределение импульсных сигналов в установленной временной последовательности по всем выходным каналам. Эта же временная последовательность со храняется и в том случае, когда с помощью внешнего программирующего устройства осуществляется запрет на использование некоторых каналов, а следовательно,неэффективно используется цйкл распределения.Наиболее близким техническим решением к данному изобретению является управляемый распределитель, в каждом раериде которого оодериатои триггеры и элементы И, причем прямой и инверсный выходы дополнительного триггера подключены к первым входам соответственно первого и второго элементов И, вторые входы которых подключены ко входу оазряда распределителя, выход первого элемента И подключен к информационному входу основнбготриггера, прямой выход которого является выходом разряда 3.Недостатком такого распределителя, ухудшающим его эксплуатационные характеристики, является невозможность многократного (циклического) распределения без использования внешних элементов памяти, восстанавливающих программу после каждого цикла распределения.Кроме того, необходимоть восстановления програмьы снижает быстродействие устройства.Цель изобретения - улучшение эксплуатационных характеристик и повышение быстродействия распределителя,Поставленная цель достигается тем, что распределитель содержит дополнительный элемент И и, кроме того, в каждом разряде по одному элементу . ИЛИ, первый и второй входы элемента ИЛИ в каждом разряде подключены соответственно к прямому выходу основ-ного триггера и выходу второго эле-мента И данного разряда, выход элемента ИЛИ каждого разряда подключен"ко входу последующего разряда,инверсные выходы основных триггеров всех разрядов через дополнительный элемент И подключены к третьемувходу элемента ИЛИ последнего разряда, выход элемента ИЛИ последнегоразряда подключен ко входу первогоразряда,На чертеже показана схема управляемого распределителя и приняты следующие обозначения: входы разрядов 11 в ,1,первые элементы И 2-,2,вторые элементы И 31-,Зи, дополнительные триггеры 41-,4 я, основные триггеры 51-.5,элементы ИЛИ 61-,бп, дополнительныйэлемент 7 И, тактовый вход 8, выходыразрядов 91 в ,9 ц. Цепи записи программы и приведения устройства в исход- Щное состояние опушены.Распределитель работает следующимобразом.В исходном состоячии н триггерах4 записана программа распределения,а в триггерах 5 - нули, С инверсныхвыходов триггеров 5 на соответствующие входы элемента 7 И поступаютсигналы логической единицы. Тактовыйимпульс, поступивший на шину 8, воздействует на вторые (тактоные) входытриггеров 5 и одновременно черезэлементы 7 И, ИЛИ бпоступает навход 11 пЕрвого разряДа. Если использование разряда эапсещено, то навтором входе элемента 31 И действуетсигнал логической единицы с инверсного выхода триггера 41, и тактовый импульс через элементы 31 И и б 1 ИЛИпоступает на вход 1 следующего разряда, Прохождение тактового импульса 40из разряда в разряд происходит дотех пор, пока он не поступит в разряд, разрешенный для использования.Если использование первого разрядаразрешено, то на втором входе элемента 21 Й действует сигнал логической единицы, и тактовый импульс поступит на первый (инФормационный)вход триггера 51.Длительность первого (стартового) Ятактового импульса должна превышатьвремя его распространения черезнсе разряды распределения, худшимявляется случай, когда проггаммапредставлена единственной единицейв последнем разряде. При одновременном воздействии сигналов логическойединицы на оба входа триггера 51 вего первой (внутренней) ступенизаписывается единица, котооая поокончании тактового импульса пере- фописывается во втооую (внутреннюю)" ступень триггера, и на его прямомвыходе Формируется сигнал логической единицы. Этот сигнал через элемент 61 ИЛИ поступает через элемент 65 2 И на первый (инФормационный)вход триггера 5 следующего разре-,шенного к использованию разряда,подготавливая его к записи единицы следующим тактовым импульсом. Одновре(менно с инверсного выхода триггера51 а н последующем с триггера 5,в котором записана единица, сигнал логического нуля поступает на соответстнующий вход элемента 7 И,воспрещая поступление на вход 11 первого разрядаследующих тактовых импульсов. В дальнейшем тактовые импульсы используются только для подачи на тактовыевходы триггеров 5, сигнал на информационных входах которых устанавливается заранее, причем длительностьтактовых импульсов может быть существенно меньшей, чем у первого(стартового) тактового импульса.Предложенный управляемый распределитель, в отличие от известного,позволяет многократно реализоватьзаданную программу распределениябеэ использования дополнительнойпамяти для ее хранения и потерь нремени на ее повторную запись. Крометого, н предложенном распределителепрограмма распределения может меняться в процессе работы либо последовательно от первого разряда к последнему по мере выполнения ранее записанной программы, либо полностью -но нремя паузы между тактовыми импульсами. В первом случае реализацияновой программы начинается со следующего цикла распределения, а во втором - со следующего такта,Таким образом, предложенный распределитель требует-меньших аппаратурных затрат н режиме многократной(циклической) реализации программыраспределения иобладает большимбыстродействием. Формула изобретенияУправляемый распределитель, содержащий в каждом разряде основной и дополнительный триггеры и элементы И, причем прямой и инверсный выходы дополнительного триггера подключены к первым входам соответственчо первого и второго элементов И, вторые входы которых подключены ко входу разряда распределителя, выход первого элемента И подключен к информационному входу оснонного триггера, прямой выход которого является выходом разряда, о т л и ч а ю щ и йс я тем, что, с целью улучшения эксплуатационных характеристик и повышения быстродействия, он содержит дополнительный элемент И и, кроме того, в каждом разряде по одному элементу .ИЛИ, первый и второй входы элемента ИЛИ в каждом разряде подключены соответственно к прямому выходу основного триггера и выходу второго элемента И данного разряда, вы744534 Составитель В.БайковРедактор И,Нанкина Техред Н. Бабурка Коррект етник аж 751 арственного к изобретений и Ж, Раушск 92/11 Т ЦНИИПИ Гос по дела 113035, Москв. Филиал ППППатецтф , г.ужгород, ул.Проектная,4 ход элемента ИЛИ каждого разрядаподключен ко входу последующего разряда, инверсные выходы основных триггеров всех разрядов через дополнительный элемент И подключены к треть.ему входу элемента ИЛИ последнего разряда, выход элемента ИЛИ последнегоразряда подключен ко входу первогоразряда. Источники информации,принятые во внимание при экспертизе,1Авторское свидетельство СССР 9 383041, кл. С Об Р 1/04, 01.11.71, 2. Авторское свидетельство СССР М 387354, кл. С 06 Р 1/04, 12.10,70. 3.Авт 6 рское свидетельство СССР В 432480, кл. С 06 Р 1/04, 25.06.70.