Устройство для сложения в двоичном избыточном коде

Изобретение относится к вычислительной технике и может быть использовано при конструировании и разработке специализированных и универсальных5последовательных арифметико-логических устройств.Цель изобретения - повьппение быстродействия и расширение функционал 1 ьных возможностей,за счет реализацииопераций сравнения и останова по переполнению.На чертеже представлена функциональная схема устройства для сложения в двоичном избыточном коде. 15Устройство для сложения в двоичномизбыточном коде содержит входы 1 - 4значений операндов устройства, элемент6 И-ИЛИ 5, первый элемент 4 И-ИЛИ 6,Э-триггеры 7 и 8, второй и третий зле 20менты 4 И-ИЛИ 9 и 10, вход 11 управления устройства, выходы 12 и 13 результата устройства, элемент И 14,элемент 2 И-ИЛИ 15первый, второй итретий триггеры 16, 17 и 18, выходы.19 признаков сравнения, выходы 20признаков останова, выход 21 признакапереполнения, вход 22 логического нуля устройства, установочный вход23 устройства.30Устройство работает следующим образом,Элементы 6 И-ИЛИ 5 и 4 И-ИЛИ 6 формируют частичную сумму, которая представляет собой двухразрядное число,в котором С - младший разряд, С 1 старший разряд. Элементы 4 И-ИЛИ 9 и10 формируют перенос. Элемент 9 формирует перенос со знаком "+", а элемент 10 - со знаком "-". Таким образом, для представления суммы двух40цифр числа, представленного в двоичной избыточной системе счисления,отводится три разряда, причем подстарший разряд (перенос) отводитсядва бита. Таким образом, под пред 45ставление суммы отводится четыредвоичных бита, которые позволяют закодировать 16 состояний. Так как состояние П =1, П =1 запрещено, то че+тыре состояния исключаются, поэтомудля представления суммы остается 12состояний. В то же время сложениедвух цифр в двоичной избыточной системе счисления (в разряде может быть+1, О, -1) дает +2, +1, О, -1, -2, 55т.е. пять различных комбинаций, Избыточность позволяет выбрать кодировку,чтобы число линий задержек сократить до двух. С этой целью поставим условие: младший разряд суммь 1 С может принять значение только 0 или +1, а старший разряд суммы С, - только 0 или -1, тогда таблица сложения двух цифр в знакоразрядной двоичной системе счисления имеет вид:2 2 2Х+У=П С, С1+1=0 1 00+1=0 1 11+1=0 0 01+0=0 1 10+0=0 0 01+0=0 0 11+1=0 0 00+1=0 0 11+1=1 1 0После задержки вес разрядов С и С по отношению к цифрам Х, У текущего разряда возрастает (суммирование ведется, начиная со старших разрядов) в два раза, т.е, вес С ста 1новится равным 2 , а вес С, - 2поэтому таблица сложения, реализуемая сумматором, возрастает и содержит 36 состояний.После минимизации получим такие логические функции двоичных переменных П П ССЭлемент 4 И-ИЛИ 9 реализует функцию П , элемент 4 И-ИЛИ 10 - П , а аналогичные элементы 5 и 6 - соответственно С и С. Для упрощения рисунка элементы инверсии обозначены круж ,ами на входе. При этом для одной гегеменной существует только один .нвертор и один дополнительный вход, если переменная передается парафазным кодом.Числа Х и У поступают одновременно старшими разрядами вперед. Если в первых старших разрядах обоих чисел встречается цифра +1, возникает переполнение, Сигнал переполнения, формируется на выходе элемента И 14. Он запоминается в триггере 18 и поступает на выход сумматора, Этот сигнал используется для наращивания порядка,. если суммируются числа с плавающей запятой. Сигнал с триггера 18 используется для обозрения младшегоизобретения45 формула Устройство для сложения в двоичном избыточном коде, содержащее в каждом разряде три элемента 4 И-ИЛИ, два Р-триггера, причем выход первого элемента 4 И-ИЛЙ соединен с входом первого Р-триггера, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия и расширения функ-. циональных возможностей эа счет реализации операций сравнения и останова по переполнению, в каждый разряд введены элемент 6 И-ИЛИ, элемент И, элемент 2 И-ИЛИ, три триггера, причем разряда при записи результата в память. Сформированные в этом же такте переменные С и С запоминаются в триггерах 7 и 8 которые используют 5 ся как линии задержки. При суммировании следующих младших разрядов они учитываются с их возросшим весом. Вновь формируются перенос и новое значение С, и С . Перенос уходит как цифра результата, а С, и С поступают на сумматор и так до последнего разряда чисел. Элемент 2 И-ИЛИ 15 и триггер 16 используются для определения равенства нулю результата, Это происходит следующим образом. Триггер 16 устанавливается в единичное состояние, что разрешает прохождение либо П = Ц = О, либо триггер остается в единичном состоянии, но как только один из них оказывается равным единице, триггер 16 переходит в нулевое состояние, т,е. сумма не равна нулю. Если же триггер сохраняет свое состояние, то это говорит о том, 25 что сумма равна нулю,Для определения больше или меньше нуля результат анализируется старшая значащая цифра. При появлении первой значащей цифры на выходе элемента 2 И-ИЛИ формируется сигнал. По этому сигналу в триггер 17 запишется значение выхода П 13. Если П = 1, то триггер 17 перейдет в единичное сос.тояние, в противном случае остается в нуле. Так как после первой значащей единицы сигнал на выходе элемента 2 И-ИЛИ 15 не формируется, то триггер 17 не изменяет своего состояния до окончания суммирования.Сигнал С может использоваться для нормализации результата при сложении чисел с плавающей запятой. вход прямого значения данного разряда первого операнда устройства соединен с первым, вторым, третьим, четвертым входами элемента 6 И-ИЛИ, первым, вторым, третьим входами первогоэлемента 4 И-ИЛИ, первым и вторым входами второго элемента 4 И-ИЛИ, первыми вторым входами третьего элемента4 И-ИЛИ и первым входом элемента И,вход инверсного значения данного разряда первого операнда устройства соединен с пятым и шестым входами элемента бИ-ИЛИ, четвертым и пятым входами первого элемента 4 И-ИЛИ, третьимвходом, второго элемента 4 И-ИЛИ, третьим входом третьего элемента 4 И-ИЛИ,вход прямого значения данного разряда второго операнда устройства соединен с седьмым, восьмым, девятым, десятым и одиннадцатьж входами элемента 6 И в И, шестым, седьмым, восьмыми девятым входами первого элемента4 И-ИЛИ, четвертым и пятым входамивторого элемента 4 И-ИЛИ, четвертымвходом третьего элемента 4 И-ИЛИ, вторым входом элемента И, вход инверсного значения данного разряда второго операнда устройства соединен сдвенадцатым и тринадцатым входамиэлемента 6 И-ИЛИ, десятым, одиннадцатым и двенадцатым входами первогоэлемента 4 И-ИЛИ, шестым входом второго элемента.4 И-ИПИ, пятым входом третьего элемента 4 И-ИЛИ,инверсный выходпервого Р-триггера соединен с четырнадцатым, пятнадцатым и шестнадцатымвходами элемента 6 И-ИЛИ, шестым,седьмым и восьмым входами третьегоэлемента 4 И-ИЛИ, прямой выход первого Р-триггера соединен с семнадцатым,восемнадцатым и девятнадцатым входами элемента 6 И в И, седьмым, восьмыми девятым входами второго элемента4 И-ИЛИ, инверсный выход второго Ртриггера соединен с десятым, одиннадцатым, двенадцатым и тринадцатым входами второго элемента 4 И-ИЛИ, прямойвыход второго 1-триггера соединен сдевятым, десятым, одиннадцатым и двенадцатым входами третьего элемента4 И-ИЛИ, выход элемента 6 И-ИЛИ соединен с Р-входом второго .Р-триггера,выход второго элемента 4 И-ИЛИ соединен с выходом прямого значения резуль-.тата устройства и соединен с первымвходом элемента 2 И-ИЛИ, второй и третий входы элемента 2 И-ИЛИ соединеныс выходом первого триггера, четверЗаказ 3/Зб/51 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж, Раушская наб , д, 4/5 Производственно-полиграФическое предприятие, г. Ужгород, ул. Проектная, 4 5 1413 тый вход элемента 2 И-ИЛИ соединен с выходом третьего элемента 4 И-ИЛИ, выходом инверсного значения результата устройства 0-входом второго тригР5 гера, выход элемента 2 И-ИЗ% соединен с С-входами первого и второго триггеров, Э-вход первого триггера соединен с входом логического нуля устройства, установочный вход устройства соединен с третьим входом элемента И, Б-входом первого триггера и Н-входом второго и третьего триггеров, Б-вход третьего триггера соединен 23 6с выходом элемента И и выходом признака переполнения устройства, первыйн второй выходы признака останова попереполнению устройства соединены соответственно с прямым и Инверсным выходами третьего триггера, прямой выход первого триггера соединен с выходом признака равенства устройства,выходы признаков "Больше" или "Меньше" устройства соединены соответственно с инверсным и прямви выходамивторого триггера.