Устройство для решения дифференциального уравнения первого порядка

ОП ИИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 395857 Союз Советских Социалистицеских Республик .. Кл. б 06 д 7/38 аявлено 27.Х.1971 ( 172966318-24 2966418-2 с прис нением заявки Х Государствеииыи комитетСовета Мииистрав СССРпо делам изобретенийи открытий ПриоритетОпубликовано 28 Х 1.1973. Бю Дата опубликования описания етень Уд 35 ДК 681.333(088.8 10.1.19 АвторизобретенияЗаявитель, Б. Чварк УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ДИФФЕРЕ УРАВНЕНИЯ ПЕРВОГО ПОРЯД АЛЬНО нвертора 1, преобраедовательного типа 2 ционных усилителей обратной связи соотИзобретение относится к области вычислительной техники и в частности, может быть применено в аналоговых вычислительных машинах, работающих в системе остаточных классов,Известно аналоговое устройство для решения дифференциального уравнения первого порядка в позиционной системе счисления. Опо представляет собой интегратор, выход которого через инвертор соединен со входом, Однако точность и диапазон решения с помощью такого устройства малы.Одним из способов повышения точности и расширения диапазона решения является решение дифференциального уравнения в системе остаточных классов.Таким образом целью изобретения является создание устройства для решения дифференциального уравнения первого порядка в системе остаточных классов.Это достигается путем включения в схему интегрирования ключевых элементов для преобразования решаемой переменной из позиционной системы счисления в систему остаточных классов.На чертеже изображена функциональная схема устройства.Устройство состоит из изователя код-аналог посли элемента И 3, опера4 и б с конденсаторами ветственно б и 7, резисторов входа 8, 9 и 10, 11, схем сравнения 12, 13 и 14, триггеров 1 б и 1 б, элементов И 17 и 18.Инвертор 1 представляет собой инвертиру ющий операционный усилитель со входнымирезисторами 19 и 20, имеющий коэффициент передачи, равный единице.В момент времени 11 величина выходногонапряжения достигает значения р;. Сраба тывает схема сравнения 13, с выхода которойимпульс Г, подается на единичные входы триггеров 15 и 1 б.Потенциальные единичные выходы триггеров открывают элементы И 17 и 18, в ре зультате чего на входные резисторы 9 и 11,имеющие малый коэффициент передачи, подаются напряжения сброса У. и Гз. Так как конденсатор обратной связи 7 операционного усилителя б разряжен до нуля, схема срав нения 14 вырабатывает напряжение Г 4, возвращающее триггер 1 б в исходное состояние.На выходе элемента И 18 сигнал отсутствует. Перезарядка конденсатора 7 не происходит. Напряжением 1. происходит разряд кон денсатора б. В регистр преобразователя 2код-аналог последовательного типа заносит ся единица.В момент времени 1 напряжение на выходеустройства становится равным нулю. Сраба 30 тывает схсма сравнения 12, импульс е с выхода которой возвращает триггер 15 в исходноеСоставитель Е. Тимохина Тех ред Т. Кур илко Корректор Л. Орлова Редактор Е. Гончар Заказ 3522/9 Изд.981 Тираж 647 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб д, 4/5Типография, пр. Сапунова, 2 состояние. Сигнал на выходе элемента И 17 отсутствует. Перезаряд конденсатора 6 закончен. Сигналом с нулевого выхода триггера 15 открывается элемент И 3.Процесс интегрирования продолжается, На резистор 10 операционного усилителя 5 подается с преобразователя 2 напряжение, равное единице масштаба напряжения Гт По этому входу коэффициент передачи операционного усилителя 13 равен Рь С выхода интегратора напряжение поступает на резистор 19 входа инвертора 1, На второй вход инвертора поступает напряжение У,. Инвертированная сумма напряженийи 1 а есть экспонента, представленная в системе остаточных классов.Работа схемы в моменты 1 з - 1; 1 з - 1 в и т, д, отличается от описанной тем, что схема сравнения 14 срабатывает после разряда конденсатора 7. В регистр яреобразователя 2 добавляется единица. Предмет изобретения Устройство для решения дифференциальногоуравнения первого порядка, содержащее интегрирующий усилитель, выход которого через инвертор соединен со входом операционного усилителя, отличающееся тем, что, с целью расширения класса решаемых задач, оно со держит второй интегрирующий усилитель, выход которого подключен ко входу инвертора, схемы сравнения, триггеры, элементы И и преобразователь код-аналог, причем выход инвертора соединен со входами первой и вго рой схем сравнения, выходы которых соединены со входами первого триггера, а входы второго триггера соединены со второй и третьей схемами сравнения, выходы первого триггера соединены соответственно через первый 15 элемент И со входом первого интегрирующего усилителя и через второй элемент И с первым входом второго интегрирующего усилителя, выход которого подключен ко входу третьей схемы сравнения, а выход второго 20 триггера соединен с преобразователем кодацалог, подключенным ко второму элементу И и через третий элемент И соединен со вторым входом второго интегрирующего усилителя.25