Амплитудный синхроселектор

.ЯО 13544 1)4 Н 04350 ПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ РСНОМУ СВИД.:ТЕЛЬСТВ(57) Изобретение относится к телевидению и обеспечивает повышение точности выделения синхроимпульсов привоздействии низкочастотной аддитивной помехи (НАП). Амплитудный синхроселектор содержит буферный усилитель1, конденсаторы 2, 16, резистор 3,ключи 4, 18, источник 5 опорного напряжения, пороговые блоки (ПБ) 6, 1114, предварительный синхроселектор7, дифференцирующие блоки 8,9, логические инверторы 10, 19, блок смещения 15, операционный усилитель (ОУ) 17, элементы ИЛИ 20, 21, И 22-24.При отсутствии НАП половина размахастрочных синхроимпульсов на первомвходе ПВ 6 совпадает с напряжениемисточника 5При этом на выходе ОУ17 формируется нулевое напряжение,на выходах ПБ 11-14 формируются равные по длительности импульсы, и открыт только ключ 18. При воздействииНАП заряд, накопленный конденсатором16 во время строчного синхроимпульсане равен заряду, стекающему с него,При этом на выходе ОУ 17 будет .соответственно изменяться напряжение,что приводит к соотв, открыванию ключей 4, 18 и смещению видеосигналана входе ПБ 6. Выбором постояннойвремени инвертирующего интегратора,.состоящего из резистора 3, конденса"тора 16 и ОУ 17, можно добиться полной компенсации НАП на входе порогового блока 6. 1 з.п. ф-лы, 2 ил.Изобретение относится к телевизи;онной технике, в частности к телевизионной измерительной технике.Цель изобретения - повышение точб ности выделения синхроимпульсов при воздействии низкочастотной аддитивной помехи.На Фиг.1 приведена структурная электрическая схема амплитудного синхО .роселектора; на фиг.2 - временные диаграммы, поясняющие работу.Амплитудный синхроселектор (Фиг.1) содержит буферный усилитель 1, первый конденсатор 2, резистор 3, первый 1 б ключ 4, источник 5 опорного напряжения, первый пороговый блок 6, предварительный синхроселектор 7, два дифсФеренцирующих блока 8 и 9, первый логический инвертор 10, пороговые блоки 2 О 11 - 14, блок 15 смещения, второй конденсатор 16, операционный усилитель 17, второй ключ 18, второй логический инвертор 19, элементы ИЛИ 20 и 21, элементы И 22 - 24. 2 бБлок 15 смещения содержит первый источник 25 тока, первый 26 и второй 27 резисторы, второй источник 28 тока.Амплитудный синхроселектор работает следующим образом. ЗОВидеосигнал (Фиг.2 а) подается на вход буферного усилителя 1 с малым выходным сопротивлением, что позволяет исключить влияние импульсов фиксации на входные цепи предварительного синхроселектора 7, В последнем из видеосигнала выделяется синхросмесь (фиг,2 б), которая попадает на вход первого дифференцирующего блока 8 и на вход первого логического инвертора 40 10, где она инвертируется.Дифференцирующие блоки 8 и 9 выбираются с равными постоянными времени. На выходе первого дифференцирующего блока 8 формируются разнополярные ко роткие импульсы, соответствующие передним и задним фронтам синхроимпульсов (фиг.2 в). Эти импульсы попадают на неинвертирующий вход второго порогового блока 11 и на инвертирующий вход третьего порогового блока 12, на неинвертирующий вход которого подается напряжение с выхода операционного усилителя 17, смещенное первым резистором 26 на величину -П (фиг. 2 д) .бб На инвертирующий вход второго порогового блока 11 подается напряжение с выхода операционного усилителя 17, смещенное вторым резистором 27 на величину +П (фиг.2 д). Импульсы с выхода второго дифференцирующего блока,9, которые имеют противоположную полярность относительноимпульсов с вы"хода первого дифферекцирующего блока8 (фиг,2 г); подаются на неинвертирующий вход четвертого порогового блока13 и на инвертирующий вход пятого порогового блока 14, на неинвертирующийвход которого подается напряжение свыхода операционного усилителя 17,смещенное на величину -П (Фиг,2 д).На инвертирующий вход четвертого порогового блока 13 подается напряжениес выхода операционного усилителя 17,смещенное на величину +П(фиг,2 д).При отсутствии низкочастотной аддитивной помехи половина размахастрочных синхроимпульсов на первомвходе порогового блока 6 точно совпадает с напряжением источника 5 опорного напряжения. На выходе операционного усилителя 17 формируется нулевоенапряжение и длительности всех импульсов .на выходах пороговых блоков11 - 14 равны. Поэтому открываетсятолько второй ключ 18. При этом заряд, накопленный вторым конденсатором 16 во время строчного синхроимпульса, равен заряду, стекающему снего во время гасящего импульса.,Засчет этого напряжение на выходе операционного усилителя 17 не изменяется.При воздействии на видеосигналнизкочастотной аддитивной помехи заряд, накопленный вторым конденсатором 16, уже не равен заряду, стекаощему с него, Напряжение на выходеоперационного усилителя 17 начинаетизменяться,Если аддитивная низкочастотная помеха такова, что синхроимпульсы смещаются вниз, то на выходе операционного усилителя 17 напряжение увеличивается, Вследствие этого длительностьимпульсов, Формируемьи вторым пороговьпч блоком 11 во время прохождениястрочных синхроимпульсов, уменьшается, а длительность импульсов, формируемых третьим пороговым блоком 12во время прохождения гасящих импульсов, увеличивается. В то же времядлительность импульсов, Формируемыхпятым пороговым блоком 14 во времяпрохождения строчных сийхроимпульсов,увеличивается, а длительность импульсов, Формируемых четвертым пороговымблоком 13 во время прохождения гасящих импульсов, уменьшается, Выходыпороговых блоков, формирующих импульсы во время прохождения строчныхсинхроимпульсов, объединены по И первым элементом И 22, а выходы пороговых блоков, формирующих импульсы вовремя гасящих импульсов, объединеныпо И с вторым элементом И 23. Поскольку первый 8 и второй 9 дифференцирующие блоки имеют одинаковые постоянные времени то на выходах элемен 1тов И 22 и 23 формируются импульсыодинаковой длительности во время прохождения строчных и гасящих импульсовсоответственно,Эти импульсы (фиг.2 е) собираютсяпо ИЛИ первым элементом ИЛИ 20 и.открывают второй ключ 18. Эти же импульсы через второй логический инвертор 19 запрещают прохождение импульсов с выхода второго элемента ИЛИ 21на управляющий вход первого ключа 4.После прохождения управляющих импульсов для второго ключа 18 на управляю,щий вход ключа 4 через третий элементИ 24 и второй элемент ИЛИ 21 могутпроходить импульсы с выходов четвертого 11 и пятого 12 пороговых блоков.И если напряжение на выходе операционного усилителя 17 больше нуля, первый ключ 4 дополнительно открываетсяво время прохождения строчного синхроимпульса (фиг,2 ж), что смещает видеосигнал на втором входе первого .порогового блока 6 вверх, т.е. в противофазе с низкочастотной аддитивнойпомехой,Соответствующим выбором постоянной времени инвертирующего интегратора, состоящего из резистора 3, второго конденсатора 16 и операционногоусилителя 17, можно добиться полнойкомпенсации низкочастотной аддитивнойпомехи на входе первого пороговогоблока 6 и соответственно увеличенияточности выделения синхроимпульсов.Действительно, на выходе операционного усилителя 17 формируется сигнал, пропорциональный первой производной по времени от сигнала низкочастотной аддитивной помехи. Этотсигнал замешивается в видеосигнал навтором входе первого порогового блока6 путем дополнительного подключенияпервого конденсатора 2 через резистор3 и первый ключ 4 к источнику 5 опорного напряжения. Таким образом, ошиб 10 15 20 25 30 35 40 45 ю;50 55 ка привязки половины размаха строчного синхроимпульса к потенциалу при-.вязки пропорциональна второй произ-.водной по времени от низкочастотнойаддитивной помехи,Формула изобретения 1. Амплитудный синхроселектор, содержащий последовательно соединенные буферный усилитель, первый конденсатор, резистор, первый ключ и источник опорного напряжения, подключенные также к первому входу первого порогового блока, выход которого является выходом амплитудного синхроселектора, а второй вход подключен к точке соединения резистора и первого конденсатора, к второму выводу которого через предварительный синхроселектор подключен вход первого дифференцирующего блока, о т л и ч а ю щ и й с я тем, что, с целью повышения точности выделения синхроимпульсов при воздействии низкочастотной аддитивной помехи, в него введены второй ключ, два логических инвертора, два элемента ИЛИ, с второго по пятый пороговые блоки, три элемента И, операционный усилитель, второй конденсатор, блок смещения и второй дифференцирующий блок, выход которого подключен к выходу предварительного синхроселектора через первый логический инвертор, а выход подключен к неинвертирующему входу четвертого порогового блока и инвертирующему входу пятого порогового блока, неинвертирующий вход которого объединен с неинвертирующим входом третьего порогового блока и подключен к первому выходу блока смещения, к второму выходу которого подключены инвертирующие входы второго и четвертого пороговых блоков, а вход блока смещения подключен к первому выводу второго конденсатора и выходу операционного усилителя, неинвертирующий вход которого подключен к источнику опорного напряжения, а инвертирующий вход соединен с вторым выводом конденсатора и через второй ключ подключен к точке соединения резистора и первого ключа, вход управления которого подключен к выходу третьего элемента И, первый вход которого через второй логический инвертор объединен с управляющим входом второго ключа и подключен к выходу первого элемен1354443 ер, Юсн ер,+иер,-У Уолер Оси Оопер аскер,- МснФи Составитель А.ИваноТехред И,Попович орректор А.Тяск ктор М.Б 5716/56 ВНИИПИ Государ по делам изо 113035, Москва, Зак Тираж 636 твенного комитета ретений и открытий -35, Раушская наб,Подписное 4 роизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная та ИЛИ, к первому входу которого под,ключен выход первого элемента И, первый вход которого подключен к выходу пятого порогового блока и первому входу второго элемента ИЛИ, выход ко 5 торого подключен к второму входу третьего элемента И, а второй вход под. ключен к выходу четвертого порогового блока и объединен с первым входом . второго элемента И, выход которого подключен к второму входу первого элемента ИЛИ, а второй вход второго элемента И подключен к выходу третьего порогового блока, инвертирующий вход которого подключен к выходу первого дифференцирующего блока и объединен с неинвертирующим входом второго порогового блока, выход которогоподключен к второму входу первогоэлемента И,2. Амплитудный синхроселектор поп.1, отличающийся тем,что блок смещения содержит последовательно соединенные первый источниктока, первый резистор, второй резистор и второй источник тока, причемточка соединения первого и второгорезисторов является входом блока смещения, точка соединения первого источника тока и первого резистора яв-ляется первым выходом блока смещения,а точка соединения второго источникатока и второго резистора являетсявторым выходом блока смещения.