Цифро-аналоговый преобразователь

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВКДЕТЕЛЬСТВУ Союз СоветскикСоциалистическикреспублик и 953721(23) Приоритет до делам нзебретеннй н етерытнй(54) ЦИфРО-АНАЛОГОВОЙ ПРЕОБРАЗОВАТЕЛЬ Изобретение относится к цифровой измерительной и вычислительной технике и может быть использовано в информационно-измерительных системах для преобразователя цифровых кодов с иррациональными основаниями в аналоговые величины.По основному авт, св. 1 т 864548 известен цифро-аналоговый преобразователь (ЦАП), содержащий регистр, блок эталонных величин, блок ключе. - вых элементов, блок выделения разности, устройство для суммирования эталонов, блок управления, блок развертки кода, блок свертки кода, блок логических элементов и цифровой ком-, мутатор, причем вход ЦАП соединен с первым входом регистра, выход которого подключен к первому входу блока развертки кода и первому входу цифрового коммутатора, выход которого соединен с первым входом блока ключевых элементов, второй вход которого подключен к выходу блока эталонных величин, а выход с входом устройства для суммирования эталонов,выход которого соединен с первой выходной шиной ЦАП и с входом блокавыделения разности, первый выходблока развертки кодв подключен к второму входу цифрового коммутатора ипервому входу блока логических элементов, второй выход к первому входублока свертки кода, выход которогосоединен с вторым входом блока логических элементов, выход которогоподключен к второй выходной шине ЦАП,выход блока выделения разности соединен с входом блока управления, пятьвыходов которого подключены соответственно к вторым входам регистра,блоков развертки и свертки, кодов,а также к третьим входам цифрового20 коммутатора и блока логических элементов 111,Недостатком известного устройстваявляется ограниченная точность преобразования код-аналог вследствие95372 температурной и временной нестабильности, возникающей врезистивном делителе напряжения, который используется в блоке эталонных величин.Информация о величине кода погрешности в известном устройстве не позволяет повысить точность преобразо"вания.Цель изобретения - повышение точности преобразования. 10Поставленная цель достигается тем,что в цифро-аналоговый преобразователь введены блок выбора минимального кода погрешности, блок регистров погрешностИ и блок выборки погрешности, первый вход которого соединен с вторым выходом блока развертки кода, второй вход " с выходом блокарегистров погрешности, выход - с четвертым входом блока логических элементов, а третий вход с шестым выходомблока управления, второй вход которого соединен с выходом блока логических элементов и первыми входамиблока регистров погрешности и блокавыбора минимального кода погрешности,вторые входы которых подключенысоответственно к седьмому и восьмо"му выходам блока управления, причемвыход блока выбора минимального кода погрешности соединен с третьимвходом блока свертки кода.На чертеже представлена функциональная схема ЦАПОна содержит вход 1 преобразо. вателя, регистр 2, блок разверткикода 3, цифровой коммутатор 4, блокключевых элементов 5, блок эталонных величин 6, устройство суммирования эталонных величин 7, первый выход 8 цифро-аналогового преобразо"ювателя, блок выбора минимального кодапогрешности 9, блок выделения разности 10, блок логических элементов11, блок свертки кода 12, блок выборки погрешности 13, блок регистровпогрешности 14, блок управления 15второй выход 16 цифро-аналоговогопреобразователя,Вход 1 цифро-аналогового преобразователя информационным, через который на первый вход регистра 2 поступает цифровой код. Выход регистра2 соединен одновременно с первымивходами цифрового коммутатора 4,блоком развертки кода 3. Выход цифрового коммутатора 4 соединен с управляющим входом блока ключевых элементов 5, информационные входы блока 1 45 соединены с выходом блока эталонных величин 6. Вход устройства суммирования эталонных величин 7 соединен с выходом блока ключевых элементов 5. Выход блока 7 является первым выходом 8 цифро-аналогового преобразователя, на котором формируетсярезультирующий аналоговый сигналпроцесса преобразователя код-аналог.Выход блока выделения разности 10соединен с выходом устройства суммирования эталонных величин 7. В режиме метрологического контроля блоквыделения разности 1, производятсравнение предыдущего и последующего аналоговых сигналов, формирующихся на первом выходе 8 цифро"аналогового преобразователя, Выход блока 10является управляющим и соединен с первым входом блока управления 15. Первый выход блока развертки кода 3соединен одновременно с вторым входом цифрового коммутатора 4 и первымвходом блока логических элементов 11,Второй выход блока развертки кода 3соединен с первым входом блока свертки кода 12 и первым входом блока выборки погрешности 13. Блоки свертки12 и развертки кода 3 выполняютлогическую операцию развертки исвертки кодовых комбинаций, Выходблока 12 соединен с вторым входомблока логических элементов 11 и четвертым входом цифрового коммутатора.Выход блока логических элементов 11является вторым выходом 16 ЦАП, который одновременйо соединен с первымивходами блока выбора минимальногокода погрешности 9, блоком регистровпогрешности 14 и вторым входом блокауправления 15. Третий вход блокасвертки кода 12 соединен с выходомблока выбора минимального кода погрешности 9. Блок выбора минимального кода погрешности 9 производитлогическую операцию сравнения и изопределенного количества кодовых комбинаций производит выбор самой минимальной кодовой комбинации, фиксируя при этом номер ее поступления.Выход блока регистров погрешности 14соединен с вторым входом блока выборки погрешности 13. Блок регистровпогрешности 14 служит для храненияи передачи кодов погрешностей разрядов ЦАП. Выход блока 13 соединенс четвертым входом блоком логических элементов 11, осуществляющегооперации сложения и вычитания кодо30 где а - двоичная цифра;иР - вес 1-го разряда;р - параметр кода 0, 1, 2,3, ..)Чтобы опреДелить вес 1-го разряда для различных параметров кода необходимо решить уравнениех" -хР=0, (2) которое является характеристическим уравнением полинома (1). Отношение вых комбинаций. Устройство выборкипогрешностей 13 служит для выборкииз блока 14 в соответствии с номерами позиций разрядов кодов погрешностей данных разрядов. Первый, второйтретий, четвертый, пятый, шестой,седьмой и восьмой выходы блока управления 15 соединены соответственно со вторым входом . регистра 2,с третьим входом цифрового коммута Отора 4, с вторым входом блока развертки кода 3, с вторым входом блокасвертки кода 12, с третьим входомблока логических элементов 11, стретьим входом блока выборки погрешности 13, с вторым входом блока регистров погрешности 14, с вторымвходом блока выбора минимального кода погрешности 9, Блок управления15 обеспечивает функционированиеустройства.ЦАП работает в двух режимах: режиме метрологического контроля линейности выходной характеристики и режиме непосредственного преобраэования входного цифрового кода в аналоговую величину.,В режиме метрологического контролялинейности выходной характеристикиучаствуют все блоки предлагаемогоустройства за исключением блока 9,а в режиме непосредственного преобразования не участвует в формировании сигнала на выходе 8 блок выделения разности 10,В процессе метрологического контроля линейности выходной характеристики производится определение величинотклонений весов разрядов от требуемых величин и их регистрация.К кодам с иррациональными основаниями относятся р-коды фибоначчи икоды "золотой" Р-пропорции.В коде "золотой" р-пропорции любое действительное число 2 можетбыть представлено в виде соседних р-чисел Фибиначчи для больших номеров также приближается к КХарактерной особенностью данных кодов является неоднозначность представления цифровой информации, т.е. одному результирующему числу может ставиться в соответствии определенное количество разных кодовых комбина" ций. Для р-кодов существует единственная минимальная форма представления цифровой величины, т.е. после каждой значащей единицы в кодовой комбинации следует не менее р-нулей. Переход от минимальной формы к номи" нальной осуществляется с помощью операции развертки кода, которая за" ключается в замене единицы в 1-м разряде на единицы в (1-1)-и и(1-р)-и разрядах. Операция сверт" ки является обратной операции развертки, Данные операции не изменяют результрующего значения эквивалента, представляемого кодовой комбинацией, а изменяют лишь форму представления самой кодовой комбинации. В этом и заключается неоднозначность представления цифровой информации в дан" ных кодах.0 режиме ме":рологического контроля путем уравнов шивания 1-го поверяемо" го разряда группой более младших раэ" рядов при условии, что (Р 1) младших разрядов удовлетворяет своимтехническим требованиям, наполняет"ся формирование кода погрешности1-го поверяемого разряда, Данный кодпогрешности фиксируется на второмвыходе 16 ЦАП. Затеи по команде блока управления 15 происходит записькода погрешности 1-го поверяемого разряда в блок регистров погрешности 14,номер которого соответствует позицииданного разряда в ЦАП. Формирование кода погрешности (+1)-го разряде выполняется аналогично путем уравновешивания данного разряда группойболее младших разрядов. Полученный код погрешности формируется на втором выходе 16 ЦАП. Если в полученной кодовой комбинации уравно" вешивающей есть разряды уже имеющие коды погрешности, храняющиеся в бло" ке регистров погрешности 15, то вблоке 13 выполняется поочередная выборка данных кодов погрешностей, начиная со старших номеров. Данные коды погрешностей через блок 13 поступают на четвертый вход блока логических элементов 11.Для определения величины кода погрешности (1+1)-го разряда необходимо сложить коды погрешностей более младщих разрядов, которые сформировали уравновешивающую кодовую комбинацию для данного разряда. Рассмотрим на примере. Возьмем две кодовые комбинации1+1 1 -1 1-2 1-3 -4 1-5, ,1-и й;,-1 О О О О О О ОО 1 О 1 1 О О,Основным математическим соотношением при уравновешивании (1.1)-го разряда поверяемого является выражение видай,=й, (3) (это уравнение характерно для идеального случая)где 8 , - кодовая комбинация, содержащая только одну едини .цу в (1 1)-м разряде;М - кодовая комбинация, уравновешивающая (11)-й разряд.Бсли в резистивном делителе напряжения имеет место погрешность, то справедливо условие следующего видан111 4 Ф( 1ЦУ1=1где Ь й+- погрешность (11)-горазряда;Х й й - суммарная погрешность3уравновешивающих разрядов.Из выражения (4) определим погрешность (1 Ф 1)-го разряда ЦАПа и;. =.е ь И 9 (5) Таким образом, на основании выражения (5) видим, что для определения погрешности (1+1)-го разряда необходимо выполнить суммирование поГрешностей в блоке логических элементов 11 с учетом их знаков.Определение, вычисление и занесение кодов погрешности поверяемых старших разрядов выполняется аналогично.После того, как будет зафиксирован код погрешности старшего значащего разряда цифро-аналогового преобразователя, процесс метрологического контроля заканчивается.Неоднозначность представления цифровой информации в предлагаемом устройстве позволяет получить фиксированное множество кодовых комбинаций, результирующие погрешности которых имеют различные значения и знаки. С помощью операций развертки можем,останавливаться на кодовой комбинации, имеющей минимальную погрешностькоэффициента деления. Данное свойство положено в основу повышенияточности преобразования код-аналог,В режиме преобразования, входнаякодовая комбинация через вход 1 цифро-аналогового преобразователя посту пает на первый вход регистра 2,выхода регистра 2 данная кодовая комбинация поступает на первый вход блог.ка развертки кода 3, а затем с еговыхода поступает на первый вход бло ка выборки погрешностей 13, По команде блока управления 15 в блок регистров погрешности 14 и в блок 11 поступают управляющие сигналы. В результате этого из блока регистров погреш ности 14 через блок выборки погрешности 13 на четвертый вход блока логических элементов 11 поступают вопределенной очередности коды погрешностей разрядов, участвующих в дан ной кодовой комбинации, После выполнения арифметической операции сложения кодов погрешности исходной кодовой комбинации в блоке 11, на второмвыходе 16 цифро-аналогового преобраЗ 0 зователя будет сформирован код погрешности исходной кодовой комбинации. Данный код погрешности поступает" на первый вход блока 9, а также регистрируется его номер поступления.По команде блока управления 15 в блоке развертки кода 3 выполняется первый такт операции развертки, Даннаякодовая комбинация поступает на первый вход блока выборки погрешности13, осуществляющего выборку соответствующих кодов погрешности изблока регистров погрешностей 14. Свыхода блока выборки погрешностей13 данные коды погрешностей поступают на вход блока 11. Блок 11 выполняет сложение данных кодов погрешностей и на втором выходе 1 б цифро-аналогового преобразователя формируетсякод погрешности исходной кодовой комбинации после выполнения первого 50такта операции развертки, Данный кодпогрешности фиксируется в блоке 9со следующим своим номером.Аналогичным образом выполняютсяпоследующие такты операций развертки, и при этом в блоке 9 фиксируются коды погрешностей на данных кодовых комбинациях. По команде блока управления 15 в блоке 9 выбораминимального кода погрешности осуществляется определение минимальногокода погрешности, при этом такжеопределяется номер такта разверткиисходной кодовой комбинации. По управляющему сигналу блока управления15 в блок 12 свертки кода выполняется операция свертки кода до кодовойкомбинации, имеющей минимальную погрешность. Количество тактов свертки развернутой кодовой комбинацииисходной определяется управляющимсигналом от блока 9 выбора минимального кода погрешности по фиксированному номеру минимального кода погрешности. С выхода блока 12 сформированная кодовая комбинация с минимальной погрешностью через цифровойкоммутатор М поступает на управляющие входы блока ключевых элементов5, которые осуществляют подключениеот блока эталонных величин б черезинформационные входы блока ключевыхэлементов 5 к входу устройства 7суммирования эталонных величин аналоговые величины. В результате этогона первом выходе 8 ЦАП будет сформирован результирующий аналоговый сигнал с минимальной погрешностью.53721 10формула изобретенияЦифро-аналоговый преобразовательпо авт. св. й 86518, о т л ичающийся тем, что,сцельюповышения точности преобразования,в него введены блок выбора минимального кода погрешности, блок регистров погрешности .и блок выборки погрешности, первый вход которого сое 10 динен с вторым выходом блока развертки кода, второй вход - с выходом блока регистров погрешности, выход - счетвертым входом блока логическихэлементов, а третий вход - с шестым15. выходом блока управления, второйвход которого соединен с выходом блока логических элементов и первымивходами блока регистров погрешности и блока выбора минимального кода2 О погрешности, вторые входы которых подподключены соответственно к седьмомуи восьмому выходам блока управления,причем выход блока выбора минимального кода погрешности соединен с тре 25 тьим входом блока свертки кода.Источники информации,принятые во внимание при экспертизеАвторское свидетельство СССРУ 861518, кл. К 03 К 13/02 17 12 79953721 Составитель А, Симагинедактор Р. Цицика Техред К.МыЦьо Корректор Г. Решетн филиал ППППатент", г. Ужгород, ул. Проектная,акаэ 293 1 Тираж 959 8 НИИПИ Государственного коми по делам изобретений и отк 113035 Москва, Ж, Раущск