Устройство микропрограммного управления

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК А 19) 1) 4 С 06 Г 9/2 ИЕ ИЗОБРЕТЕНИЯУ СВИДЕТЕЛЬСТВУ ПИ АВТОРСНОМ ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Казанский авиационный институтим. А.Н.Туполева и Ульяновское контрукторское бюро приборостроения(56) Авторское свидетельство СССРУ 477411, кл. С 06 Р 9/46, 1975.Авторское свидетельство СССР(57) Изобретение относится к вычислительной технике и может быть использовано в устройствах управленияЭВМ. Целью изобретения является повышение быстродействия устройства.Устройство содержит.льтиплексор,регистр адреса, блок памяти микрокоманд, блок оперативной памяти,блок приращения, дешифратор, триггереверсивный счетчик, группу элементов И, Поставленная цель достигаетсза счет обеспечения перехода из подпрограммы любого уровня сложности вглавную программу с дальнейшим возвратом в подпрограмму. 2 ил,8154 2 1 12Изобретение относится к вычислительной технике и может быть использовано в устройствах управления ЭВМ,в частности при проектировании дисплейных процессоров,Целью изобретения является повышение быстродействия устройства.На фиг.1 представлена структурнаясхема предлагаемого устройства; нафиг,2 - последовательность синхроимпульсов, необходимая для синхронизации устройства,Устройство содержит мультиплексор1, регистр 2 адреса, блок 3 памятимикрокоманд, блок 4 оперативной памяти, сумматор 5 приращения, дешифратор б, триггер 7, реверсивный счетчик 8, группу элементов И 9, Сумматор 5 приращения представляет собойсхему, реализующую функцию увеличения входной информации на постояннуювеличину,Синхронизация устройства осуществляется от двухфазного генератора,вырабатывающего две синхропоследовательности Т и Т.1Устройство работает следующим образом,В набор микрокоманд устройствакроме микрокоманд нПереход к подпрограмме" и "Возврат из подпрограммывводятся микрокоманды Переход вглавную программун и "Возврат впрограмму", для обработки которых,собственно, и предназначены дешифратор б, триггер 7, реверсивный счетчик 8 и группа элементов И 9.Цикл работы устройства начинаетсяс появлением переднего фронта фазыТ . По переднему фронту Т, производится запись в регистр 2 адреса очередной микрокоманды. С некоторой задержкой от переднего фронта Т, свыходов блока 3 памяти микрокомандпоявляется код микрокоманды, которыйпоступает на дешифратор б и первыйвход мультиплексора 1. Фаза Т слу 2жит для задания режима работы блока4 оперативной памяти и управления реверсивным счетчиком 8 и триггером 7,На всем протяжении положительногоимпульса фазы Т блока 4 находятся2в режиме записи и переписывают содержимое регистра 2, увеличенное наединицу, все остальное время блок4 находится в режиме считывания, Запись и чтение осуществляются в ячейке, адрес которой задается реверсивным счетчиком 8, если триггер 7 сброшен в "О и в ячейке с адресом О,если триггер 7 установлен в "1".Увеличение и уменьшение содержимого реверсивного счетчика 8, а также установка и сброс триггера 7 осуществляются задним фронтом фазы Тфт.е, их состояние изменяется в концецикла работы устройства после записив блок 4 оперативной памяти.Рассмотрим работу устройства припереходе к подпрограмме. Микрокоманда "Переход к подпрограмме" занимаетв блоке памяти микрокоманд одно слово и содержит код микрооперации иадрес первой микрокоманды подпрограммы,. Допустим содержимое регистра 2равно А, это - адрес микрокоманды"Переход к подпрограмме", Адрес первой микрокоманды подпрограммы В. Приэтом содержимое реверсивного счетчика 8 равно "О" и триггер 7 также обнулен, что соответствует выбору вблоке 4 ячейки с адресом О.Сумматор 5 приращения производитприращение содержимого регистра 2 и,на информационный первый вход блока4 поступит код А+1. По фазе Т этот2код запишется в нулевую ячейку блока 4, что соответствует запоминаниюадреса возврата, С выхода кода микроопераций блока 3 памяти микрокомандна вход дешифратора 6 поступает комбинация, соответствующая разрешениюприращения реверсивного счетчика 8на единицу,По заднему фронту фазы Т: содержимое счетчика 8 становится равным единице, а в ячейке с адресом О за - поминается адрес возврата, С появ - пением на выходе блока 3 памяти микрокаманд микрокоманды Переход к подпрограмме мультиплексор 1 переключает вход регистра 2 с выхода блока 4 на адресный выход блока 3 памяти микрокоманд Тогда в следующем цикле в регистре 2 по переднему фронту фазу Т будет загружен код В, В первую ячейку блока 4 запишется код В+1 и произойдет обратное переключение мультиплексора 1.Таким образом, за один цикл работы устройства произошло запоминание адреса возврата в ячейке блока 4 и переход к первой микрокоманде подпрограммы, Переход из этой подпрограммы в следующую реализуется аналогично, Адреса возврата будут храниться н нулевой и перной яч ейк.7154 Для реализации микрокоманд "Переход в главную программу" и Возврат в подпрограмму" служит триггер 7, который коммутирует адресные входь блока 4 через группу элементов И 9 с выходами счетчика 8. Если триггер 7 сброшен, на адресный вход подается содержимое реверсивного счетчика 8, при ; .тановке триггера 7 адрес становится равным О, что соответствует обращению к ячейке блока 4, в которой хранится адрес возврата в главную программу. Вставив в подпрограмму любого уровня вложености микрокоманду Переход в главную программу , можно временно прервать ее выполнение и вернуться в главную программу, при этом содержимое реверсивного счетчика 8 не изменится, а в ячейке блока 4 с адресом, на который указывает реверсивный счетчик 8, сохранится адрес микрокомандь, сле 50 55 3 28 блока 4, а содержимое реверсивного счетчика 8 станет равным двум.Возврат из подпрограммы происходит по микрокоманде "Возврат из подпрограммы , являющейся последней микрокомандой подпрограммы.Допустим, обрабатывается подпрограмма первого уровня вложенности, начальный адрес которой равен В, по адресу В+3 находится "Возврат", содержимое реверсивного счетчика 8 равно единице, адрес возврата хранится в ячейке блока 4 с адресом О. По переднему Фронту фазы Т, адрес микрокоманды Возврат В+3 заносит - ся в регистр 2 и с некоторой задержкой на выходе блока 3 памяти микро- команд появляется.код микрокоманды "Возврат". На вход дешифратора 6 поступает кодовая комбинация, соответствующая разрешению уменьшения4содержимого реверсивного счетчика 8 на единицу, и к началу следующего такта из блока 4 будет считываться ячейка с адресом О, в которой хранится адрес возврата, для нашего примера равный А+1, который в следующем цикле по переднему фронту фазы И, запишется в регистр 2. При отработке микрокоманды "Возврат из подпрограммы по фазе Т в первую ячей 2ку блока 4 был занесен код В+4, это свойство используется в дальнейшем для обработки микрокоманд "Переход в главную программу и Возврат в подпрограмму 5 О 15 20 25 30 35 40 45 дующий за инструкцией 11 ереход вглавную программу , что позноняетв свою очередь передать управление из главной программы в подпрограмму, из которой произошел переход.Допустим, выполняется подпрограмма второго уровня вложенности по адресу С в этой подпрогрячме находится микрокоманда Переход в главную программу . По переднему Фронту фазы Т, адрес С заносится в регистр 2, и с некоторой задержкой на выходе блока 3 памяти появится код микро- команды Переход в главную программу При этом на вход дешифратора 6 поступает кодовая комбинация, разре - шая установку триггера 7 в единичное состояние. Установка триггера производится по заднему фронту фазы Т . Заметим, что в ячейке блока 4, на которую указывает реверсивный счетчик 8, после окончания фазы Т будет храниться код, равный С+1, т.е. адрес следующей микрокоманды подпрограммы, Установка триггера 7 в единичное состояние приводит к поступлению на адресные входы блока 4 логического нуля. Таким образом, по окончании Фазы, в которой хранит"-ся адрес возврата в главную программу. В следующем цикле этот адрес по переднему Фронту фазы Т, запишется в регистр 2.После выполнения некоторых действий в главной программе как правило это передача переменных параметров в устройство) можно вернуться обратно в подпрограмму на адрес С, Это происходит по микрокоманде "Возврат в подпрограмму, при выполнении которой производится установка триггера в нулевое состояние, что ведет к поступлению на адресные входы блока 4 содержимого реверсивного счетчика 8 через группу элементов И 9. Формула из о брет ения Устройство микропрограммного управления, содержащее мультиплексор, регистр адреса, блок памяти микро - команд, блок оперативной памяти и сумматор приращения, причем первый информационный вход мультиплексора соединен с адресным выходом блока памяти микрокомандвторой информационный вход мультиплексора соединен с выходом блока оперативной памяти, выход мультиплексора соединен с ин12871 ВНИИПИ Заказ 7718/52 Тираж 694 Подписное Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 формационным входом регистра адреса,выход которого соединен с адреснымвходом блока памяти микрокоманд, атакже с входом сумматора приращения,выход которого подключен к информационному входу блока оперативнойпамяти, о т л и ч а ю щ е е с ятем, что, с целью повышения быстродействия, в него введены дешифратор,триггер, группа элементов И и реверсивный счетчик, причем информационный вход дешифратора соединен с выходом кода микроопераций блока памяти микрокоманд, первый и второй вы 54 6ходы дешифратора соединены соответ - ств енно с входами у ста нонки в "1" и установки в 0" триггера, третий и четвертый выходы дешифратора соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика, пятый выход дешифратора соединен с управляющим входом мультиплексора, выходы счетчика соединены с первыми входами элементов И группы, вторые входы которых соединены с инверсным выходом триггера, выходы элементов И группы соединены с адресными входами блока оперативной памяти,