Многоканальный счетчик импульсов

(19) 4 П 03 К 23/бб ИСАНИЕ РЕТЕНИ ССР76льный1971,ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ Н АВТОРСКОМУ СВИД(56) Авторское свидетельство СР 594586, кл, Н 03 К 23/00, 19Шутков Е.И. и др. Многоканасчетчик импульсов. Л.: Энергияс. б, рис. 1.(54) (57) 1, МНОГОКАНАЛЬНЫЯ СЧЕТЧИКИМПУЛЬСОВ, содержащий сумматор, оперативное запоминающее устройство,блок начальной установки, устройствоуправления, буферное запоминающееустройство, ВБ-триггер, коммутирующийэлемент и буферный регистр, информационный выход сумматора соединен свходом оперативного запоминающегоустройства, один вход сумматора соединен с выходом блока начальной уста"новки, первый вход которого соединенс шиной начальной установки, управляющие выходы устройства управления соединены соответственно с управляющимивходами буферного запоминающего устройства и блока. начальной установкии оперативного запоминающего устройства, а тактовый вход устройства управления соединен с тактовой шиной,информационные входы буферного запоминающего устройства соединены с информационными шинами, о т л и ч а ю "щ и й с я тем, что, с целью расширения функциональных возможностейза счет программирования модуля счета в любом режиме, вход установкиВБ-триггера соединен с выходом буфер 117 О 61 О А ного запоминающего устройства, вход .сброса КБ-триггера соединен с вспомогательным выходом устройства управления, который соединен с дополнительными входами блока начальной установки и буферного регистра, входустановки буферного регистра соединенс выходом установки устройства управления, выход оперативного запоминающего устройства через буферный ре-.гистр соединен с вторым информационным входом блока начальной установки,выход КБ-триггера соединен с входомпереноса сумматора и первым входомкоммутирующего элемента, второй итретий входы которого соединены соот.ветственно с дополнительными выходами блока начальной установки и устройства управления, а выход коммутирующего элемента соединен с входомзаписи оперативного запоминающегоустройства, выход переполнения сумматора соединен с входом переполнения блока начальной установки и свыходной шиной переполнения, адресный выход устройства управления соединен с адреснымвходом оперативного запоминающего устройства ивыходной адресной шиной, второй информационный выход блока начальнойустановки соединен с вторым йнформационным входом сумматора.2, Счетчик по п.1, о т л ич а ю щ и й с я тем, что блок на" чальной установки содержит регистр, формирователь импульсов установки и многоразрядный переключатель, вход установки регистра соединен с Входом переполнения блока начальной установ :ки, вспомогательный вход которого1170610 5 10 15 соединен с входом сброса регистра,информационный вход которого соединен с первым входом блока- начальнойустановки, первый выход которогосоединен с выходом регистра, а первый вход блока начальной установкисоединен также с входом формирователя импульсов установки и первым входом многоразрядного переключателя,второй вход, управляющий вход и выход которого соединены соответственно с вторым входом блока начальнойустановки, выходом формирователяимпульсов установки, который является дополнительным выходом блокапачальной установки и вторым выходом блока начальной установки, ауправляющий вход формирователя импульсов установки соединен с управляющим входом блока начальной установки,3. Счетчик по п.1, о т л и -ч а ю щ и й с я тем, что буферноезапоминающее устройство содержитрегистр из триггеров, элементы Ии элемент ИЛИ, выход которого является выходом буферного запоминающегоустройства, входы которого соединены с входами установки триггероврегистра, выходы которых соединеныс первыми входами соответствующихэлементов И, выходы которых соединены с входом сброса того же триггеИзобретение относится к автоматике и вычислительной технике и предназначено для использования в информационно-измерительных и управляющих системах, в функции которых входит подсчет и анализ импульсов, поступающих по разным каналам.Целью изобретения является расши" рение функциональных возможностей за счет программирования модуля счета в любом режимеНа фиг. 1 показана структурная схема многоканального счетчика импульсов (МСИ); на фиг. 2 - структурная схема блока начальной установки (БНУ); на фиг. 3 - структурная схема буферного запоминающего устрой 1 ра регистра и соответствующим входомэлемента ИЛИ, а вторые входы элементов И соединены с управляющим входомбуферного запоминающего устройства.4, Счетчик по п.1, о т л и -ч а ю щ и й с я тем, что устройствоуправления содержит первый и второйраспределители и счетчик адреса,выходы которого являются адреснымвыходом устройства управления, тактовый вход которого соединен с тактовым входом первого распределителя,выходы которого соединены с вьиодамиустановки, вспомогательным и дополнительным выходами устройства управления и входом счетчика адреса, который соединен с тактовым входомвторого распределителя, входы которого и выход счетчика адреса являются управляющими выходами устройствауправления.5. Счетчик по п.1, о т л и -ч а ю щ и й с я тем, что коммутирующий элемент содержит элемент ИЛИ идополнительный элемент И, первый ивторой входы элемента ИЛИ соединеныс первым и вторым входами коммутирующего элемента, выход элемснта ИЛИсоединен с первым входом дополнительного элемента И, выход и второй входкоторого соединены соответственнос выходом и третьим входом коммутирующего элемента,ства (БЗУ); на фиг. 4 - структурнаясхема устройства управления (УУ);на фиг. 5 - структурная схема коммутирующего элемента; на фиг. 6 - временная диаграмма работы формированияимпульса установки,Многоканальный счетчик импульсовсодержит сумматор 1, оперативное запоминающее устройство 2, блок 3 начальной установки, устройство 4 управления,буферное запоминающее устройство 5,КЯ-триггер 6, коммутирующий элемент7, буферный регистр 8, информационный выход сумматора 1 соединен с вхо.дом оперативного запоминающего устройства 2, один вход сумматора 1 сое"динен с выходом блока 3 начальной ус 1170610тановки, первый вход которого соединен с внешней шиной 9, управляющие выходы устройства управления 4 соединены с управляющими входами буферного запоминающего устройства 5 и блока 5 3 начальной установки и оперативного запоминающего устройства 2, а тактовый вход устройства управления 4 соединен с внешней тактовой шиной 10, информационные входы буферного запоминающего устройства 5 соединены с информационными шинами 11, вход ус. тановки КЯ-триггера 6 соединен с выходом буферного запоминающего устройства 5, вход сброса КБ-триггера 6 соединен с вспомогательным выходом устройства управления 4, который сое динен с дополнительными входами блока 3 начальной установки и буферного регистра 8, вход установки регистра 8 соединен с выходом установки устройства управления 4., выход оперативного запоминающего устройства 2 через буферный регистр 8 соединен с вторым информационным входом блока 3 начальной установки, выход КБ-триг. гера 6 соединен с входом переноса сумматора 1 и первым входом коммутирующего элемента 7, второй и третий входы которого соединены с дополни- ЗО тельными выходами блока 3 начальной установки и устройства управления 4; а выход коммутирующего элемента 7 соединен с входом записи оперативного запоминающего устройства 2, выход 35 переполнения сумматора 1 соединен с входом переполнения блока 3 началь ной установки и с выходной шиной 12 переполнения, адресный выход устройства управления 4 соединен с адрес ным входом оперативного запоминающего устройства 2 и выходной адресной шиной 13, второй информационный выход блока 3 начальной установки соединен с вторым информационным вхо дом сумматора 1.Блок 3 начальной установки содержит регистр 14, формирователь импульсов 15 установки и многоразрядный переключатель 16, вход установки 50 регистра соединен с входом 17 переполнения блока начальной установки, вспомогательный вход которого соединен с входом 18 сброса регистра, информационный вход которого соеди нен с первым входом 19 бдока 3 на" чальной установки, первый выход 20 которого соединен с выходом регист.ра 14, а первый вход 19 блока начальной установки 3 соединен также свходом формирователя импульсов 15установки и первым входом многоразрядного переключателя 16, второйвход,. управляющий вход и выход которого соединены соответственно свторым входом 21 блока начальной установки, выходом формирователя импульсов установки 15, который является дополнительным выходом 22 блока начальной установки, и вторым вы"ходом 23 блока начальной установки,а управляющий вход формирователя им"пульсов установки 15 соединен с управляющим входом 24 блока начальнойустановки,Буферное запоминающее устройство5 содержит регистр 25 из триггеров 26, элементы И 27 и элементИЛИ 28, выход которого является выходом 29 буферного запоминающегоустройства, входы 30 которого соединены с входами установки триггеров26 регистра 25, выходы которых соединены с первыми входами соответствующих элементов И 27, выходы которых соединены с входом сброса тогоже триггера 26 регистра 25 и соответствующим входом элемента ИЛИ 28, авторые входы элементов И 27 соединены с управляющим входом 31 буферногозапоминающего устройства.Устройство управления 4 содержитпервый 32 и второй 33 распределители и счетчик адреса 34, выходы кото"рого являются адресным выходом 35устройства управления, тактовый вход36 которого соединен с тактовымвходом первого распределителя 32,выходы которого соединены с выходами установки 37, вспомогательным 38и дополнительным 39 выходами устройства управления 4 и. входом счетчикаадреса 34, который соединен с тактовым входом второго распределителя 33, выходы которого и выход счетчика адреса 34 являются управляющими выходами 40 устройства управления.Коммутирующий элемент 7 содержитэлемент ИЛИ 41. и дополнительный элемент И 42, первый и второй входыэлемента ИПИ 41 соединены с первым43 и вторым 44 входами коммутирующего элемента 7, выход элемента ИЛИ 41соединен с первым входом дополнительного элемента ,И 42, выход и второй25 При коммутации очередного канала в устройстве управления 4 формируется адрес, соответствующий данному кана лу, который подается в шину 13 и на адресные входы ОЗУ 2, При этом происходит считывание из ОЗУ 2 текущей информации по данному адресу, которая по команде "Установка" из устройства 50 управления 4 записывается в буферный регистр 8. Далее считанная информация через блок начальной установки 3 подается на информационный вход сумматора 1, на вход переноса которого 55 подается вновь поступившая информация с триггера 6. Если поступил единичный сигнал, то текущее значение вход которого соединены соответственно с выходом 45 и третьим входом 46 коммутирующего элемента.Сумматор 1 представляет собой 5 двоичный сумматор, имеющий два и-разрядных входа, вход переноса, выход переноса и один и-разрядный выход, и может осуществлять двоичное суммирование двух и-разрядных чисел и сигнала на входе переноса, соответствующего младшему разряду. В случае переполнения разрядной сетки на выходе переноса появляется сигнал, используемый как строб переполнения.Оперативное запоминающее устройство (ОЗУ) 2 является устройством памяти, емкостью их И бит, где И число каналов, и имеет и-разрядные инйормациогигые вход и выход. В ОЗУ хранится текущая информация по всем каналам. Выбор адреса осуществляется при помощи кода адреса, вырабатываемого в устройстве управления 4.Буферный регистр 8 необходим для обеспечения высокой помехсзащищенности устройства по выходу переполнения и осуществляет временную зацержку поступления сигнала с выхода ОЗУ 2 на вход сумматора 1 через блок 3 начальной установки для устранения влияния переходных процессов на выходе ОЗУ 2.Многоканальный счетчик импульсов 35 работает следующим образом.Входная информация сначала запоминается в буферном запоминающем устройстве 5, затем раздельно во времени по всем каналам переписывается в 4 О триггер 6. числа импульсов в сумматоре 1 увеличивается на единицу младшего разрядаЕдиница на выходе триггера 6 также разрешает прохождение сигнала "Запись" через коммутирующий элемент 7 и в ОЗУ 2 записывается новое значение числа импульсов по данному адресу,После записи в буферный регистр 8 и триггер 6 из устройства управления 4 поступает сигнал сброса, устанавливающий их в исходное состояние и подготавливающий их к работе по очередному каналу.Затем по команде из устройства управления 4 осуществляется коммутация очередного канала и устаназливается соответствующий ему адрес.Если к моменту опроса данного канала сигнал на вход не поступил, то в триггер 6 переписывается О (иначе оц остается в нулевом состоянии), суммирования не происходит и сигнал "Запись" через коммутирующий элемент 7 не проходит, В ОЗУ 2 при этом по данному адресу сохраняе:ся старая информация.При поступлении из шины 9 в соответствующем разряде коканды Начальная установка в блоке 3 начальной установки в соответствии с временной диаграммой (фиг. 6) формируется импульс начальной установки и на инфор мационный вход сумматора 1 подается не текушая информация, а код начальной установки из шины 9, который и записываетея в ячейки ОЗУ 2, Импульс начальной установки из блока 3 начальной установки поступает на соответствующий управляющий вход коммутирующего элемента 7 и разрешает прохождение сигнала "Запись" в ОЗУ 2.Опрос каналов при этом не прекращается, входная информация поступает на вход переноса сумматора 1 и потерь информации не происходит,Максимальное количество импульсов которое может быть накоплено в каж-.ф дом канале, составляет 2 -1, гдейи - разрядность информационного кон 0 тура, При поступлении очередного 2 -го импульса сумматор 1 переполняется, на его выходе переноса появляется строб переполнения, который подается в выходную шину 12 и блок 3 начальной установки, Во всех разрядах на выходе сумматора 1 при переполнении должны появиться нули.1170610Однако строб переполнения строби- регистр 14 заносится код начальнойрует,регистр 14 (фиг. 2) блока 3 на- установки из шины 9. В выход 20 причальной установки и через шину 12 этом поступает код начальной установ(фиг. 2) поступает на второй информа- ки, После окончания работы в канал,ционный вход сумматора 1, где раньше 5 в котором появилось переполнение,присутствовали нули. При этом в ОЗУ 2 с входа 18 поступает сигнал сбросапоступают не нули, а необходимое на- и ца выходе регистра 14 устанавливачальное значение числа импульсов, ются нули.т.е. в процессе работы начальная ус- Таким образом, блок 3 начальнойтановка происходит автоматически, 10 установки осуществляет: коммутациюПосле начальной установки для кода начальной установки и текущепереполнения разрядной сетки уже го значения числа импульсов для выпотребуется меньшее чем 2 -1 число дачи их на один информационный входимпульсов. сумматора 1 в режимах установки иТаким образом, при помощи началь счетами привязку начальной установкичнои установки, используя свойство пе- к временной диаграмме работы ИСИ;реполнения разрядной сетки сумматорами автоматическую установку МСИ в слуможно программировать ГСИ на цакопле чае переполнения разрядной сетки в .ние рабочего количества импульсов одном из каналов путем подачи кода.20 начальной установки через выход 20сна второй информационный вход сум.1 с шс 2, матора.Ком.еутеруеощеей элемент 7 управлячто соответствует программированию ет прохождениеее сигнала "Запись" намодулю счета МСИ. устройство управления 4 и ца соответБлок начальной установки 3 рабо- ствуешщей вход ОЗУ, который необходеемтает следующим образом. для пове;ешения помехозащцщенностиИз шины 9 поступает на входы уз- устройства.лов 14 и 16 п-разрядный код начальной Элемент 7 состоит из двухвходовоустановки. Еще один разряд в шине 9 30 го элемента ИЛИ 41, на входы кото"отведен под команду "Установка", ко- рого с входов 43 и 44 поступаютторая поступает только в Формирова- управляющие сигналы разрушения затель импульса 15 установки, работа писи, а выход соединен с входомкоторого поясняется временнои ди- двухвходового элемента И 42, на вто 35 рой Вход которого из устройства упС входа 24 с периодом, равным равления с входа 46 поступает сигналдлительности опроса всех каналов, Запись",поступают синхроимпульсы (Фиг, бее), Сигнал "Записьф вырабатываетсяПосле прихода команды "Установка" в устройстве управления 4 при опро(фиг. 68) на выходе формирователя 15 40 се каждого канала, независимо отформируется импульс начальной уста- поступления новой информации и реновки (фиг. 66), соответствующий жима работы устройства. Но в ОЗУ 2ближайшему опросу каналов. сигнал "Запись" проходит только вИмпульс установки поступает на случае поступления очередного едивыход 22 для обеспечения прохождейия 45 ничного сигнала в данном канале илисигнала записи через коммутирующий в режиме установки. В противном слуэлемент 7 в ОЗУ 2 и в переключатель чае сигнал "Запись" це проходит, пе 16; обеспечивая прохождение кода на- резаписи информации в ОЗУ не происчальцой установки из шины 9 на вы ходит и обращение информации в конт Уход 23. После окончания импульса 50 ре не осуществляется, что ведет кустановки на выход 23 проходят числа, повышению помехоустойчивости Г 1 СИ,соответствующие текущему значению БуФерное запоминающее устройствоколичества импульсов, насчитанных работает следующещ образом.в каждом канале с входа 21. С Входов 30 входная информацияПри отсутствии строба переиолне поступает на входы установки входния в шине 12 с выхода регистра 14 ного регистра 25, который представв выход 20 поступают нули, Если ляет собой набор триггеров 26, Наприходит строб переполнения, то в каждъей канал приходится по одномутриггеру, Если в один из каналов поступает единица, то соответствующий триггер устанавливается в единичное состояние до момента опроса данного канала. Когда с входа 31 поступает сигнал "Опрос", разрешающий считывание информации с триггера 26, информация через элемент И 27,и элемент ИЛИ 28 поступает на выход 29 буферного запоминающего устройства.Одновременно с выхода И 27 сигнал поступает на вход сброса триггера 26 данного канала входного регистра 25, устанавливая его в исходное нулевое состояние и подготавливая тем самым к приему очередной информации.Распределитель импульсов 32, работающий на основе тактовой частоты, почтупающей с входа 36, вырабатывает управляющий сигнал "Установка" для буферного регистра 8, сигнал "Сброс"- для буферного регистра 8, триггера 6 и блока 3 начальной установки, сигнал "Запись" - для управления ОЗУ 2.Кроме того, он.вырабатывает тактовую5 частоту, являющуюся опорой для распределителя 33 и счетчика адреса 34,и определяющую частоту опроса входных каналов,Счетчик адреса 34 в соответствии1 О с коммутацией каналов вырабатываетадрес в виде двоичного кода для уп-"равления ОЗУ 2 и подачи его в выходную шину 13, Кроме того, он вырабатывает .импульс синхронизации, соответ 15 ствующий окончанию каждого цикла опроса всех каналов и обеспечивающийсинхронную работу распределителя 33,и счетчика адреса 34, который такжечерез выход поступает в блок 3 началь 20 ной установки для синхронизации вы"работки импульса начальной установки.Таким образом, устройство упраьления 8 обеспечивает синхронную работуМСИ.1170610 Составитель О. Сквтейко Техред Т,Фанта Шекмар Корректо дак Заказ 47 4/5 Проектная Патент",Ужгоро/54 Тираж 872 ВНИИПИ Государственногпо делам изобретени 13035, Москва, )1(-35, Ра Подписномитета СССРоткрытий