Устройство для контроля цифровых узлов

ОЮЗ СОВЕТСКИХ ОЦИАЛИСТИЧЕСН РЕСПУБЛИН А 4 С Об Р 11 2 Я ЗОБ ДЕТЕЛЬСТЕТВУ САН омич ро ид не азоваания,ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ АВТОРСИОМУ СВ(56) Авторское свидетельство СССР У 1013960, кл. С 06 Р 11/16,1981,Авторское свидетельство СССР У 947863, кл, С 06 Р 11/16, 1980. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ(57) Изобретение относится к вычисли" тельной технике и может быть использовано при тестовой диагностике цифровых узлов, содержащих микросхемы с ТТЛ уровнем и ЭСЛ уровнем. Устройство содержит генератор тестов, дешифратор, триггер, элемент И, буферный регистр, регистр тестов, регистр коммутации, блок преобразования уровней, блок обратного преобразования уровней, схему сравнения. Иэ .генератора тестов поступает информация в блок управления, где на дешифрато- ре происходит дешифрация этой информации, и с выходов дешифратора снимается информация, которая служит для последовательной синхронизации регистров. С буферного регистра эталонная информация идет на схему срав. нения, Тестовая информация идет на регистр тестов, на регистр коммутации поступает информация о расположении входов с уровнемТТЛ и входов с уровнем ЭСЛ. Выходы с объекта конъ,ля, соответствующие ТТЛ уровням,ут через блок преобразования уров -й и блок обратного преобразования уровней вместе с выходами, соответствующими ЭСЛ уровнями, которые проходят через блок обратного преобразования, на схему сравнения, где сравниваются и в случае ошибки происходит останов генератора тестТестовая информация с регистратов поступает на коммутатор непственно, а также, пройдя преобрние в блоке двойного преобразовпоступают на коммутатор, которыиуправляется регистром коммутаци1251085 35 40 45 50 информационных входов регистра тесИзобретение относится к вычислительной технике и может быть использовано для контроля логических блоков и цифровых узлов ЭВМ,Известно устройство для контроляцифровых узлов, содержащее, блокпамяти, блок сравнения, блок управления, блок формирования тестовойинформации, регистр теста, блок муль 1 типлексоровкоммутатор.Цель изобретения - расширениефункциональных возможностей за счетобеспечения контроля цифровых узлов,построенных на элементах различныхлогикНа фиг. 1 изображена блок-схемаустройства; на фиг, 2 - схема блокауправления.Устройство (фиг,1) содержит генератор 1 тестов, блок 2 управления,буферный регистр 3, регистр 4 тестов, блок 5 преобразования уровней,блок 6 обратного преобразования уровней, блок сравнения 7, регистр 8коммутации, коммутатор 9, контролируемый цифровой узел 10.Блок управления содержит дешифратор 11, элемент И 12, триггер 13,переключатель 14. Устройство работаетследующим образом.Данные из, генератора 1 тестов поступают на вход дешифратора 11 и буферного регистра 3. Блок 2 управления с помощью дешифратора 11 распределяет поступающую информацию между регистрами устройства 3, 4 и 8.В регистр 8 коммутации записывает" ся информация о разделении входных контактов проверяемого узлана контакты с уровнями ТТЛ-логики и контакты с уровнями ЭСЛ-логики, в регистр 4 тестов - элементарный стимул, во входной регистр 3 . - эталонная информация. Стимулирующие сигналы в уровнях ТТЛ-логики с выхода регистра 4 тестов поступают на первую группу информационных входов коммутатора 9 и на вход блока 5 преобразования уровней, который служит для преобразования уровней ТТЛ - ЭСЛ. Сигналы с выходов блока 5 преобразования уровней йоступают на вторую группу информационных входов коммутатора 9 и на вход блока 6 обратного преобразования уровней, который служит для обратного преобразования уровней ЭСЛО 15 20 25 30 ТТЛ. Сигналы с выходов блока 5 преобразования уровней поступают на другую группу информационных входовкоммутатора 9 и на вход блока 6 образного преобразования уровней, который служит для обратного преобразования уровней ЭСЛ-ТТЛ.Коммутатор 9 создает цепи для прохождения сигналов в ТТЛ-уровнях или в ЭСЛ-уровнях раздельно для каждого контакта проверяемого узла в зависимости от состояния регистра 8 коммутации.В блоке 7 сравнения производится сравнение содержимого буферного регистра 3 с информацией на контактах контролируемого узла, которая попадает на группу входа блока 7 сравнения через блоки 5 и 6 преобразования уровней, если данный контакт с ТТЛ-уровнями, и только через блок 6 обратного преобразования уровней, если данный контакт с ЭСЛ-уровнямиРезультат сравнения опрашивается в блоке 2 управления на элементе И 12, и в случае несравнения сбрасывается триггер. 3, тем самым прекращая поступление информации из накопителя тестов,Формула изобретения Устройство для контроля цифровых узлов, содержащее генератор тестов, буферный регистр, регистр тестов, блок сравнения, блок преобразования уровней, блок обратного преобразования уровней, блок управления, содержащий дешифратор, причем информационные выходы генератора тестов соединены с информационными входами буферного регистра и информационными входами дешифратора, выходпризнака синхронизации генератора тестов соединен с синхровходом дешифратора, первый выход которогосоединен с синхровходом буферногорегистра, группа выходов признаковтеста которого соединена с группой тов, синхровход которого соединенсо вторым выходом дешифратора, группа выходов признаков эталона буферного регистра соединена с первой группой информационных входов блока сравнения, первая группа выходовблока преобразования уровней соеди,нена с первой группой входов блока10 обратного преобразования уровней, группа выходов регистра соединена с первой группой входов блока преобразования уровней, о т л н ч а ющ е е с я тем, что, с целью рас.ширения функциональных возможностей за счет обеспечения контроля цифровых узлов, построенных на элементах различных логик, оно содержит регистр коммутации, коммутатор, ак блок управления содержит элемент И, триггер и переключатель причем третийвыход дешифратора соединен с входом синхронизации регистра коммутации, группа информационных входов которого соединена с группой выходов признаков входов буферного регистра, четвертый выход дешифратора соединен с первым входом элемента И, второй выход которого соединен с выходом 20 схемы сравнения, . выход элемента И соединен с нулевым входом триггера инверсный единичный вход которого соединен с неподвижным контактом переключателя, подвижный контакт ко торого подключен к шине нулевого по- . 085 4тенциала устройства, выход триггера соединен с входом блокировки генера-тора тестов, выходы регистра коммута" ции соединены с управляющими входами коммутатора, первая и вторая группы информационных выходов которого соединены с первой и второй группами информационных входов контролируемого цифрового узла соответственно, первая группа информационных входов коммутатора соединена с группой выходов регистра теста, вторая группа информационных входов коммутатора соелинена со второй группой выходов блока преобразования уровней, первая группа выходов контролируемого цифрового узла соединена со второй груп-. пой входов блока преобразования уровней, вторая группа выходов контролируемого цифрового узла соединена со второй группой входов блока обратного преобразования уровней, первая . и вторая группы выходов которого соединены со второй группой инфорф мационных входов схемы сравнения.1251085 0 т нокогтистРРлм У Составитель А, СиротскаяМитейко Техред И.Гайдои,ректор С. 1 Чекм дактор Заказ 4412/ вне