Запоминающее устройство с коррекцией программы

(19 11 С 29 ОПИСАНИЕ ИЗОБРЕТ АВТОРСКОМУ СВИДЕТЕЛЬСТВУИ н оно ка СССР ,1981. ВО С К апомиости ан исли- изобрете ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТРЕКЦИЕЙ ПРОГРАММ(57) Изобретение относитсянающим устройствам, в частзапоминающим устройствам, рным на БИС и управляемым вьтельными устройствами. Цельния - повынение б ыс тродейс твия устройства. Устройство содержит блокпостоянной памяти, блок полупостоянной памяти, коммутаторы, регистрчисла, элементы И, блоки элементовИ, Формирователи импульсов, регистрадреса, входы и выходы устройства.Устройство работает в двух режимах:в рабочем режиме автоматическойкоррекции программы при первоначальной отладке системы или переналадке системы на новые задачи;,в режиме ручной коррекции записанных вблок полупостоянной памяти чисел.Сюда относится и режим первоначального ввода корректируемых чисел вблок полупостоянной памяти. 3 ил.Изобретение относится к запоминающим устройствам, в частности кзапоминающим устройствам, реализованным на БИС и управляемым вычислительными устройствами (ЭВМ),Цель изобретения - повьшениебыстродействия устройства.На фиг.1 приведена структурнаясхема запоминающего устройства скоррекцией программы; на фиг.2временная диаграмма работы устройства в режиме автоматическойкоррекции программы; на фиг.З - временная диаграмма работы устройствав режиме ручной коррекции програмУстройство содержит первый управляющий вход 1, .блок 2 постояннойпамяти, регистр 3 кода исходногосостояния, блок 4 полупостояннойпамяти, первый 5 коммутатор, ре"гистр 6 числа, тактовый 7 вход, второй вход 8 управления, адресныйвход 9, первый 10, второй 11, третий 12 выходы, первый 13, второй 14элементы И, первый 15, второй 16формирователи импульсов, первый 17,второй 18 блоки элементов И, второйкоммутатор 19, регистр адреса 20.Устройство работает в двух режимах:в рабочем режиме автоматическойкоррекции программы при первоначальной отладке системы или переналадке системы на новые задачи,в режиме ручной коррекции записанных в блок 4 полупостоянной памя"ти чисел, Сюда относится и режимпервоначального ввода кооректируемых чисел в блок 4 полупостояннойпамяти,По сйгналу начального пуска в каждом из режимов первый и второй формирователи сбрасываются в нулевое состояние, т.е. устройство подготавливается к работе.Работа устройства в режиме автоматической коррекции задается сигнае илом Считывание , поступающим на входуправления (фиг.За), который разрешает прохождение тактовых импульсов (вход 7 через первый элемент И 13 (фиг,Зб) на вход первого 15 формирователя. На выходе 152 формирователя Формируется сигнал разрешения передачи адреса считывания, который разрешает прохождение кода адресас шины 9 через первыйЗО В режиме ручной коррекции записан О ных в блок 4 полупостоянной памятичисел или первоначального ввода корректируемых чисел адрес записи устанавливается на регистре 20, а информация - на регистре 3 кода исходного состояния . Сигнал Запись",поступающий на вход 8 управления(Фиг,4 а) разрешает прохождениетактовых импульсов через второй 4элемент И на вход второго 16 Форми 5 О рователя на третьем 16, выходе которого Формируется сигнал управлениярегистром числа (Фиг,4 в), по которому информация с регистра 3 кода ис:ходного состояния записывается в 55 регистр 6. После этого на выходе 16,1(Фиг,4 г) второго формирователя Формируется сигнал разрешения передачиадреса записи, разрешающий прохожде 5 10 15 20 25 блок 7 элементов И ( Фиг,Зв ) на первые входы коммутатора 19. Одновременно сигнал Считывание открываеткоммутатор 9 по первым входам, т,е,разрешает выдачу на адресные входыблоков постоянной 2 и полупостоянной4 памяти кода адреса.На выходе 5,Формирователя формируется сигналнСчитывание ЗУ (Фиг.Зг), по которому происходит считывание информациис блоков 2 и 4 по ранее установленному адресу, Информация с блоков 2 и,4 поступает на входы блока 5.В блоке 4 полупостоянной памятиимеется дополнительный информационныйразряд (второй выход блока 4), указывающий на наличие коррекции покаждому адресу,Если информация откорректирована,единичный уровень на втором выходеблока 4 разрешает прохождение черезкоммутатор 5 информации с блока 4.Если информация в блоке 2 правильная, на втором выходе блока 4 присутствует уровень логического нуля и через коммутатор 5 проходитинформация, считанная с блока 2,Сигналы на первом управляющем иинформационных выходах запоминающего устройства с коррекцией программы поступают в вычислительное устройство для дальнейшей обработки,После выполнения программы вычислительное устройство снимает сигналнСчитывание и работа запоминающего устройства с коррекцией программы в режиме автоматической коррекции прекращается.1246ние кода адреса с регистра 20 через второй блок 9 элементов И на вторые входы коммутатора 19, открытого по вторым входам,и далее на адресные входы блоков 2 и 4. На выходе 16 5 формирователя формируется сигнал "Запись ЗУ" ( фиг.4 д ), по которому происходит запись информации в блок 4 полупостоянной памяти. Сигнал "Запись ЗУ" является вторым управ- О ляющим выходом запоминающего устройства, поступает на вход управления вычислительного устройства, поступает на вход управления вычислительного устройства, После окончания 15 этого сигнала вычислительное устройство может формировать следующий сигнал Запись", по которому произойдет запись по другому адресу.20Формула изобретения Запоминающее устройство с коррекцией программы, содержащее блок постоянной памяти, регистр числа, инфор мационные входы которого соединены с выходами регистра кода исходного состояния, а выходы - с информационными входами блока полупостоянной памяти, один выход которого сое динен с первым входом первого коммутатора, о т л и ч а ю щ е е с я тем, что, с целью повышения. быстро,действия устройства, оно содержит рой оуатор, регистр адреса, первый и второй блоки элементов И, первый и второй формирователи импульсов, первый и второй элементы И, первые входы которых являются тактовым входом устройства, первым и вторым управляющими входами которого являются вторые входы эле 14 О 4ментов И, управляющий вход второго коммутатора соединен с первым управляющим входом устройства, выход первого элемента И подключен к входу первого формирователя импульсов, первый выход которого соединен с управляющим входом блока постоянной памяти, первым управляющим входом блока полупостоянной памяти и является первым выходом устройства, второй выход первого формирователя импульсов подключен к первому входу первого блока элементов И, второй вход которого является адресным вхо . дом устройства, выход первого блока элементов И соединен с первым информационным входом второго комму- татора, второй информационный вход которого подключен к выходу второго блока элементов И, выход второго коммутатора соединен с адресными входами блоков постоянной и полупостоянной памяти, второй вхог, второго блока элементов И подключен к выходу регистра адреса, выход второго элемента И соединен с входом второго формирователя импульсов, второй выход которого подключен к первому входу второго блока элементов И, первый выход второго формирователя им- пульсов соединен с вторым управляющим входом блока полупостоянной памяти и является вторым выходом устрой- ства, третий выход второго формирователя импульсов подключен к управляющему входу регистра числа, другой выход блока полупостоянной памяти ,соединен с вторым входом первого коммутатора, третий вход которого подключен к выходу блока постоянной памяти, выход первого коммутатора являетс третьим выходом устройства.Тираж 543 Государственного комитета СС по делам изобретений и открытий 3035, Москва, Ж, Раушская наб., д,4/5