Аналоговое запоминающее устройство

/24-2 27 ут проблемелемеханикиитриев нст ки и Н.В.8.8) йные интегральные аппаратуре, 9 с.328. онно 19 ство(57) Изобретение о лительной технике,ся к вычистности к занос ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ ИЗ(21) 3823827 4 (22) 07,12.84 (46) 23,07.86. Бюл (71) Ордена Ленина управления автомат (72) А,А,данилов и (53) 681.327.66 (О (56) Шило В.Л. Лин схемы в радиоэлект М,: Советское радиЛенк Дж Руковод зователей операцио М.; Связь, 1978, с поминающим устройствам,и может быты . использовано при создании аналогоцифровых преобразователей и устройств связи с объектом. Цель изобретения повышение быстродействия и расширение области применениятройства за счет увеличения динамического диапазона-достигается введением блока компараторов, источника опорных напряжений, коммутаторов, делителей напряжения, переключателя, второго ключа и второго интегрирующего усилителя. Введение новых блоков и элементов позволило увеличить в предложенном устройстве в два раза. быстродействие и более .чем на 20 дБрасширить динамический диапазон. 1 ил.Изобретение относится к вьечислительной технике, в частности к запоминающим устройствам и может быть использовано при создании анало" го-цийровых преобразователей и устройств связи с объектом.Целью изобретения является повышение быстродействия устройства и расширецие области его применения за счет увеличения динамического диапазона.На чертеже представлена функциональная схема предлагаемого устрой-. ства.Устройство содержит дифференциальный усилитель 1 ключи 2 и 3, блок 4 комгеараторов, бпок 5 управления, источник 6 опорееых напряжений, делители 7-9 напряжения, интегрирующие усилители 10 и 11, переключатель 12, коьнеутаторье 13 и 1 Ь, пассивный эле-. мееет ееа резисторе 15 шину 16 упраеэления и шину 1 У нулевого потеенциала,Устройство работает следующим образом. При подаче сигналя на аналоговый вход От поступает на вход блока 4 компараторов, который сравнивает входное напряжение с опорцыми, поступающими с вьгходовисточника 6 опорных напряжений, результат сравнения в виде цифрового кода подается на входы блока 5 управления который обрабатывает эту информацию и выцает соответствующие значения езенходного кода, кото 2 ыч поступяет на цидэровьгй выход (вьех,1 устройства, а также угеравляет комму э аторами 13 Ее 1 е, В завеесиексти от сос- тояния угетэавляюшего сеегееа 5 а ка шине 16 к входам коммутатора 14 подключается делитель Я или 9: Таким Об 2 азом устанавливает я необхдеемый коэфЕициент передачи устройства (Кп ), величика которого зависит от напряжения входного сигнала т.е. осуецествляется автоматическое масштабирование. Информация о вели" чине установленного значения Кп имеется ка выходе устройства (вьех, 1. Для снижения погрешностей, вь.званных падением усиления по геетле ООС при Кп / 1, а также для уменьшения влияния паразитного заряда коммутации из-за проникновения управляющего сигнала через паразиткьее емкости токовых ключей 2 и 3 на входы интегрирующих усилителей е т.е. 30 Зэ нг 5 О э.э интеграторов ) О и 11, коэффициентпередачи диФференциального усилителя 1 устанавливается приблизительнов Кп раз при помощи коммутатора 13.Таким образом, напряжение на выходе,цийференциального усилителя 1 приблизительно в Кп раз больше входного,а значит, во столько же раз уменьшается влияние паразитного заряда коммутации и остальные погрешности, вызванные падением усиления по петлеООС с ростом Кп. В зависимости отсостояния управляющего сигнала нашине 16 ключи 2 или 3 подключаютвыход первого интегрирующего усилителя 10 (вьеборка) или второгоинтегрирующего усилителя 1 (хранение), а переключатель 12 подключает вьеходы первого интегрирующего усилителя 10 режимвыборка) или эзторго интегрирующего усилителя(режим хранение ) каналоговому выходу (вьех.25 устройства, Принято что обозначения режимов Выборка" и Хранение являются чисто условными, те. когда одиниз каналов хранения производит выбор ку,с выхода другого канала считьгвается информация, и наоборот, Благодаря такому схемотехническому ренекиээ обеспечивается существенноеповышение быстродействия в циклическом режееме, Когда первьЕй канал хранения, состоящий из первого токового ключа 2 и первого интегрирующего усилителя 3 проводит ввборку,то в это время считывастся информация, хранящаяся во втором канале,состоящего из второго токового клесча3 и второго интегрируюнегс усилителя11,и наоборот,Прецлагаемое устройство по сравнение с известным обладает значитель -ным ( еа 20 дБ и более) расширениемдинамического диапазона при сохранении вьэсокой точности за счет автоматегческого масштабирования входногосигналя се также существеннымв 2 раза увеличением бы=тродействия в циклическом режиме, возложностью реализации устройства на доступной элементной базе по интегральной технологии относительной простотой ус гройства при вьэсоких качествеэеегых показателях.г 1 о р и у л а и з обре т е н и я Лееаееогоеэое зпеомиееающее устройствс. содержащее дифференциальный уси.24613 25 литель, выход которого соединен синформационным входом первого ключа,первый интегрирующий усилитель,управляющий вход первого ключа соединен с первым входом блока управления, пассивный элемент на резисторе,первый вход блока управления соединен с шиной управления, и шину нулевого потенциала, о т л и ч а ю -0щ е е с я тем, что, с -целью повышения быстродействия устройства ирасширения области его примененияза счет увеличения динамического диапазона, в него введены блок компараторов, источник опорных напряжений, 15коммутаторы , делители напряжения,переключатель, второй ключ и второйинтегрирующий усилитель, вход которого соединен с выходом второгоключа, информационный вход второго 20ключа соединен с выходом дифференциального усилителя и с первымвыводом резистора, второй вывод которого соединен с первым входом. дифференциального усилителя и свылодом первого коммутатора, управляющий вход первого коммутатора соединен с вторым выходом блока управления, третий выход которого соединен с управляющим входом второго 9 4ключа, информационные входы первого коммутатора соединены с выходамипервого делителя напряжения, входкоторого соединен с шиной нулевогопотенциала, информационный входблока компараторов является входомустройства и соединен с первыми входами второго и третьего делителейнапряжения, вторые входы которыхсоединены соответственно с выходамипервого и второго интегрирующих усилителей, выходы делителей напряжениясоединены с информационными входамивторого коммутатора, управляющийвход которого соединен с четвертымвыходом блока управления, выход второго коммутатора соединен с вторымвходом дифференциального усилителя,выходы интегрирующих усилителей соединены с информационными входамипереключателя, управляющий вход которого соединен с пятым входом блока управления, информационные входыкоторого соединены с выходами блокакомпараторов, управляющие входы блока компараторов соединены с выходамиисточника опорных напряжений, шестойвыход блока управления является первымвыходом устройства, выход переключателяявляется вторым выходом устройства.