Устройство для обмена информацией между эвм и периферийными устройствами

, ВБИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж"35, Раушскан иаб д, 45Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительныхкомплексах, имеющих интерфейс "Общаяи5шина и содержащих периферийные устройства, использующие другие интерфей.сы,Цель изобретения - расширение об-.ласти применения, ) ОНа Фиг, представлена блок-схемаустройства; на Фиг,2 - Функциональнаясхема блока синхронизации; на Фиг,Зи 4 - схема блока регистров коррекцииошибок; на Фиг,5 схема блока регис 5трации состояния; на Фиг.б - Форматмикрокоманды; на Фиг.7 - функциональная схема блока микропрограммногоуправления; на Фиг.8 - схема блокаФормирования признаков состояния; на 20фиг.9 и 10 - временные диаграммы рябо:ты блока регистрации состояния; на .фиг.11 - схема второго блока прерывания; на фиг.2 - схема блока Формиро.=1вания сигналов обмена; на Фиг.13схема первого блока прерывания,Устройство (Фиг.1) содержит блокусиления, регистр 2 данных, регистр3 команд и состояний, регистр 4 текущего адреса, дешифратор 5 адреса, 30блок 6 прерывания, блок 7 формирователей сигналов обмена, блок 8 прерывания, предназначенный для переводапроцессора на выполнение обслуживанияпрограммного прерывания, блок 9 микропрограммного управления, блок 10регистров коррекции ошибок, осуществляющий регистрацию и выравниваниеданных при возможном наложении информации соседних строк, блок 11 синхронизации, вырабатывающий тактовые синхронизирующие сигналы, пропорциональные изменению скорости движения носителя, блок 12 регистрации состоянияосуществляющий выделение информации 5из кодовой последовательности фазокодированных данньх, регистр 3 упрьляющих сигналов, регистр 14 вывода,блок 15 Формирования признаков состояния,.второй блок 16 усиления,На чертежах обозначены также входвыход 17, входы 18 21 и выходы 22 и23 первого блокаусиления, входы24-26 и выходы 27-29 блока 7, выход30 дешифратора 5 адреса, выходь 3137, входы 38-41, вход-выход 42 блока9, первый выход 43 блока О, выход44 блока 11, выход 45 блока 12, выхо=ды 4:" 47 вкось" .". и 49 бло:;а Г. Блок 1 синхронизации (Фиг.2) включает элемент ИЛИ 50, триггерь 5 и 52, регистр 53, элементы И 54 и 55, элементы И-НЕ 56-58, элементы НЕ 58- 61, счетчики 62-64, элементы И-НЕ 65-67, триггер 68, счетчик 69, элементы НЕ 70 и 71, элементы И-НЕ 72- 76, генератор 77 регулируемой частоты элемент НЕ 78, элемент И-НЕ 79, элемент НЕ 80, элемент И-НЕ 81.Блок 10 регистров коррекции ошибок Iфиг.3 и 4) включает мультиплексоры 82 и 83, мультиплексор 84, элементы И-НЕ 85 и 86, элемент И 87, триггер 88, элемент И-НЕ 89, элемент И 90, триггеры 91-93, элементы И-НЕ 94-96, элемент ИЛИ-НЕ 97, триггеры 98-100, мультиплексоры 101 и 102, элемент НЕ 103, мультиплексоры 104-111, сдвиговые регистры 2 и 13, регистры 114-117, элемент И 118.Блок 12 регистрации состояМИя (Фиг.5) включает регистр 119, элемент НЕ 120, регистр 121, регистры 22 и 23, элемент НЕ 124, сдвиговый ре.истр 125, элемент ИСКЛЮЧАЮЕЕ ИЛИ 126, элементы И 127 и 128, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 29, элемент ИЛ-НЕ 30, счетчик 131, триггеры 132 и 133, элемент НЕ 134, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 135-137, элемент И 38, элементы И-НЕ 39 и 140, элемент И 141, элементы И-НЕ 142 и 143, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 144 и 145, элемент И-НЕ 146, элемент ИЛИ-НЕ 147, мультиплексор 148, элемент ИЛИ-НЕ 149, сдвиговый регистр 150, регистр 151.Блок 9 микропрограммного управления (фиг.7) включает регистр 52, узел 53 управления адресом микрокоманд, память 154 микрокоманд, регистр 155 микрокоманд, дешифратор 156, мультиплексоры 157 и 158, элемент И-НЕ 159, элемент НЕ 160, элемент ИЛИ-НЕ 161, элемент И-ИЛИ-НЕ 162, узел 63 ускоренного переноса, регистр 164 арифметико-логический узел 165. Блок 15 Формирования признаков со тояния (фиг.8) включает мультиплексор 66, регистр 167, мультиплексор 168, первый элемент И-НЕ 169, третий элемент И-НЕ 70, пятый элемент И-НЕ 171, шестой элемент И-НЕ 172, элемент НЕ 173, четвертый элемент И-НЕ 74, элементы И-ИЛИ-НЕ 75 и 176, элемент3 144 996 4Второй блок 6 прерывания (Фцг.1) цой ггередачи, по выходу 35 - для Форвключает триггеры 179- 82, элемент мцровация управляющих сигналов общейИЛИ 183, элемент И 184 и 185, элемент шины прц вцепроцессорном обмене иНЕ 186. сигнала требования передачи.Блок 7 формирования сия сигналов обме- Ес;и происходит запись данных новнутренние регистры блока 9, то дан 187 и 188, элемецт НЕ 189, триггер цые цо вхопу-выходу 17 блока 1 усиле 190, элементО, . НЕ 191 элемент 192 за- ция поступают ца вход регистра 3 кодержки, элемент НЕ 193 эле мент И мгггг ." состояний, а упранляющим игИЛИ-НЕ 194, элементе ИЛИ 195 элементы цало.выходу 32 разрешается ихУ1 .1блока 9НЕ 196 и 197, элемент И 198 элемент г,рохождение на вход-выход 42 блокаЭНЕ 199, элемент И-ИЛИ-ИЛИ-НЕ 200Фцля заггиси в выбранный регистр узла(ф 13) 65 через мугьтиплексор 157. ВнутренПервый блок 8 прерывания (Фиг,201 202 э емент 15 цце регистры микропроцессора испольвключает триггеры 2 и , элеме .НЕ 204 205 эуютсн для хранения и модификацииНЕ 203, элементы НЕ 20 иБлоки 1 и 16 усилния имеют группу адреса памяти, счетчика байтов, регист гг состояния, признаков, флаговвходов-выходов соответственно 206 игбуфера данных,207,Устройство работает следующим об Если в регистр к ндст 3 кома и состояний произведена запись данных с кодомразом,Вначале ЭВМ устанавливает на общей операции, то блок 9 прои. д дуст" . . о п оизво ит екошине адрес устроистна, сс которым необ- дцровацие кода операции, определяетходимо выполнить обмен данными. Уст г- тип заданной команды и осуществляетновленный адрес по выходу 22 блока 1 26 Формиронацгге соответствующих управляюо а на выполусиления поступает на вход дешифрато- щих сигналов путем перех дра 5 адреса. .сли уст нЕс а овленный адрес цецие микропрограммы, соответствующейсам собственныхпринадлежит к адре алгоритму заданной команды,ре .иг. стров устройства, то дешифратор 5соответпо первому вь 1 ходу ныр30 абатывает 30 чтения, то блок 9 заданием соотий по вхо 39сигнал выборки внутреннего регистра, ствующих кодов условий по входукоторый поступает в лок , аб 9 сигна- и посредством ныполнения соответствулом по второму выходу разрешается югггих микр р р.оп ог амм производит анализф сигнала прерывания микро- признаков сост ояния пе ифепийногоормирование р рвхо блокапрограмм ( ) лока(ПРМК) б 7Эустройства, поступающих на вход локаБлок 15 по коду условия,овия задавае с выхода 47 блока 16 усиления.мому блохом 9, Формирует сигнал раз- П и выполнении команды Записьррешения, который по входу посту 38 осту- блок 9 заносит по вход-выходу 42в регистр 13 управляющих сигналов инпает в блок 9. Для записи данных сСО Формацию по управлению периферийнымобщей шины во внутренние регистрыстройством стробирующим сигналомблок 9 при наличии входных сигналовпо входу 41 и запускает периферийное,разрешения (РВА, ВХП) блока 15 пойходу 38 младших разрядов адреса(А 01-АОЗ) и сигнала управления (У 1) П и остижении номинальной скородешифратора 5 адреса по выходу 30 пе- с 5 сти двюкения ленты на периферийномст ойстве блок 9 выставляет запросреходит на выполнение микрокоманды по у радресу, сформированному сигналами 34 в блок 6 для полученияА 01-АОЗ и через триггер 52 поступающе- данных для записи.егист а 4Содержимое памяти 154 микрокоманд по 50 ка 7, регистра 2 данных и регистратек его адреса и сигналами с выходазаданному адресу заносится в регистр текущ дрс29 блока 7 осуществляет цикл захвата155 микрокоманд и используется дляоб ей шины для внепроцессорно 1 о обмеФормирования управляющих сигналов по о щна. Блок 7 выдает на вход 20 и принивыходу 31 для записичтения регистра2 анцых по выходу 32 - для записи мает с дает с выхо а 23 блока 1 усиления3 ю е обмен данчтения регистра комт а 3 команд и состояний, сигналы, синхронизирующиеной и ст ойством.по выходу 33 - для записи в регистр ными между общей шиной и устро ством.34- Данные для записи поступают потекущего адреса, по выходудля формирования запроса внепроцессор- вых дуо 17 блокаусиления, через ре5 14429 гистр 2 данных по входу-выходу 42 в блок 9 и записываются во внутренний буфер данных. Данные с регистра 14 через вход 48 блока 16 усиления параллельным кодом записываются в перифе рийное устройствоДлина записываемого массива опреде ляется содержимым внутреннего регистра счетчика байтов, а начальный и последующие адреса памяти заносятся в регистр 4 текущего адреса памяти по входу-выходу 42 блоком 9 по стробиру емому сигналу по выходу 33. Содержимое регистра адреса памяти модифициру.16 ется блоком 9, а текущий адрес памяти передается по входу 8 блока 1 усиления.При выполнении команды Запись устройство параллельно осуществляет 20 считывание записанной ня периферийное устройство информации, ее обработку и контроль для определения безоши-. бочного выполнения команды.1 кончяние выполнения команды "За лись определяется переполнением счет чика байтов и завершается контрольным считыванием информации. По завер шенин контрольного считывания блок 9 вырабатывает запрос на прерывание ЗО по выходу 35.При наличии разрешающего сигнала по выходу 27 блока 7 блок 8 прерывания по входу 21 блока 1 усиления Осуществляет процедуру прерывания и захвата общей шины, а по входу 24 передает управление блоку 7, который выполняет требуемый обмен и выдает в блок 8 сигнал об окончании обмена по выходу 27, по которому блок 840 переходит в исходное состояние и ожидает очередное прерывание блока 9.При выполнении команды пЧтение" устройство анализирует признаки состо яния периферийного устройства, посту пающие по выходу 47 блока 16 усиления на вход блока 5, определяет уста новленную на периферийном устройстве скорость движения ленты и метод записи информации и запоминает их, 5 ОПри выполнении команды пЧтениеп считанные с магнитной ленты данные (ДТЧ) с выхода 46 блока 16 усиления поступают на входы блоков 12 и 10.Данные на магнитную ленту могут быть записаны методом без возврата к ну-лю (БВН) или методом фазовой модуляции (ФК), а частота очитываемых с магнитной ленты данных определяетс: также скоростью движения ленты и ееколебаниями в пределах выбраннойскорости.Если в пределах выбранной скоростидвижения ленты считываются данныеБВН, то они параллельным кодом заносятся в регистр 115 блока О, черезрегистр 117 под управлением сигналовблока 9 поступают ня вход-выход 42блока 9 и запоминаются во внутреннемрегистре как младший байт слова.Сформировав слово из двух байтов,блок 9 по входу-выходу 42 пересылаетего в регистр 2 данных по управляющему сигналу по выходу 31, а по выходу34 формирует запрос ня внепроцессор-.ный обмен по общей шине для передачиданных по адресу, установленному врегистре 4 текущего адреса.Работа блоков 6-8 при выполнениикоманды пЧтениеп аналогична раоотеуказанных блоков при выполнении команды "Запись".При этом данные с регистра 2 данных поступают по входу 17 блока. 1 усиления. В процессе выполнения командыи иЧтение блок 9 посредством выполнния микропрограмм осуществляет насчитывание циклической суммы считанныхданных и производит сравнение посчитанной циклической суммы в процессевыполнения операции чтения и подсчитанной циклической суммы в процессевыполнения операции записи и записанной в конце зоны записи. Блок 9 производит также контроль записаннойинформации по каждой дорожке и каждойстроке записи.Фазокодированные данные (ДЧТ) поступают на вход блока 12, Под управлением сигнала разрешения (РЗР) повыходу 36 блока 9 и синхронизирующихсигналов по выходу 44 блока 1 синхронизации в блоке 12 проиэводитсдекодирование фазокодированных данна.;.путем выделения и запоминания информационных и фазовых переключений(перепадов уровня) с соблюдением точных временных соотношений,Информация о считанных данных (ДЧТ) и информационных переключениях в последовательном коде с выхода 45 блока 12 поступает на входы блока 10 для выравнивания и блока 11 синхронизации для подстройки генератора тоты в зависимости от часто".ы спит,:. ных данных.По сигналу переполнения счетчика 45 62 происходит переразгрузка счетчи ков 62, о 4 и 69. В счетчик 69 загружается содержимое счетчика 64В начале следующего цикла работы счетчика 62 счетчик 69 отсчитывает количест 50 во импульсов тактирующей частоты,оп- . ределяемое предыдущим состоянием счет-; чика 64 и состоянием счетчика 6 Э.Если счетчик 69 производит счет импульсов, то на входе элемента НЕ 70 низкий 55 потенциал, что вызывает заряд конден сатора на управляющем входе генера тора 77 и изменение базовой частоты генератора синхроимпульсове В блоке 1 О считанные данные и сигналы об информационных переключениях в последовательном коде с помощью мультиплексоров выравниваются и прМ разуются в параллельный байт информации, который через регистр 117 поступает на вход 42 блока 9. Блок 1 О поз-. воляет обрабатывать данные с перекосом на интервалах, соответствующих 1 О трем строкам записи.Блок 11 синхронизации осуществляет формирование баэовых частот синхро сигналов, соответствующих номиналам с скоростей движения магнитной ленты, 15 и подстройку базовых частот синхросигналов пропорционально относительному изменении скорости движения.Синхронизатор, состоящий иэ регист. ра 53, элементов ИЛИ-НЕ 65 и 66, эле 20 мента И-НЕ 67 и триггера 68, запускается положительным Фронтом синхросигнала базовой частоты и эа один цикл работы вырабатывает серии госледова 25 тельных синхроимпульсов длительностью равной длительности периода базовой частоты.Глубина подстройки базовой частоты генератора 77 определяется частотой поступления сигналов информационного 30 переключения (ИРПК). Информационные переключения по выходу 45 блока 12 поступают на вход триггера 52, а задним Фронтом сигнала с выхода эле мента НЕ 58 триггер 52 устанавливает ся в единичное состояние, разрешая подсчет счетчиком 62 числа пришедших сигналов ИРПК. За время одного периода.счетчик 64 успевает просчитать оп ределенное число импульсов тактовой 40 частоты с выхода элемента И-НЕ 57 (при скорости движения ленты, близкой к номинальной). При отклонении скорости движения ленты от номинальной изменяется частота следования входных импульсов ИРПК и, соответственно, изменяется содержимое, которое загружается в счетчик 69, При уменьшении скорости движения ленты число импульсов, просчи.,:"-ное счетчиком 64, и содержимое, загр;:;:земце в счетчик 69, увеличива . ются Поэтому уменьшается продолжи тельность счета счетчика 69 и уровеньуправляющего напряжения генератора 77, Последний уменьшает частоту выходного сигнала пропорционально иэменению управляющего напряжения.При увеличении скорости движения ленты число импульсов, просчитанное счетчиком 64, и содержимое, загружаемое в счетчик 69, уменьшаются, что вызывает увеличение уровня управляюще - го напряжения генератора 77 и пропор циональное увеличение его выходной частоты.Работа блока 10 (фиг,З и 4) состо ит в следующем. Считанные данные и сигналы об информационных переключениях в последовательном коде по выходу 45 иэ блока 12 поступает на входы мультиплексора 109 и через мультиплексор 111 в сдвиговый регистр 113, Под управлением мультиплексоров 04-109,цанные сдвигаются начиная с нулевого разряда. Когда в третьем разряде блока 10 появляется строка единиц заголовка, то на выходе муль типлексора 84 формируется сигнал, разрешающий выработку сигнала строби рсвания данных (СТРД) на выходе триг гера 98, Данные (ДАН 5) с выхода мультиплексора 84 через регистр 114 поступают на последовательный вход сдвигового регистра 116 и преобразу ются в параллельный байт данных. Байт данных иэ регистра 116 пересыла ется в регистр 117 управляющим сигна лом (СТРД) по выходу элемента И 118. Сформированный байт с регистра 117 по выходу выходу 42 пересылается в буфер блока 9. При наличии признака сбойного канала в строке цаннь 1 х в мультиплексоре 82 происходит коррек" тировка сбойного бита по сигналу с вы хода триггера 99. При возникновении перекоса в считанных данных биты, относящиеся к одн строке, собираются в разных разрядах блока 10.Работа блока 12 состоит в следую щем (Фиг.5). Считанные с магнитной96 10исполнителя означает, что информация записана в память.Работа блока 8 прерывания аналогична работе блока 6, При этом блок 9 Формирует сигнал запуска программного прерывания по выходу 35. 9 14429ленты Фазокодированкые данные (ДЧТ)поступают на выход приемного регистра 119, Под управлением сигналовблока 11 синхронизации на выходе5элемента ИСКЛг 1 ЧАВШЕЕ ИЛИ26 Формиру"ется сигнал переключения (перепадуровня) считываемых данных, которыйзапоминается в триггере 133 переключений. Счетчик 131 Фиксирует времен- Оные промежутки между переключениями,которые запоминаются в триггере 32промежутков. Информация о считан"ных данных, переключениях и промежутках между переключениями заносится Вв параллельном коде в сдвиговый регистр 125 и появляется на его выходев последовательном коде. Информацияо считанных данных, переключениях ипромежутках между переключениями в 20последовательном коде анализируетсяв каждой четверти периода следованиясчитанных данных узлом, состоящим изэлементов И-НЕ 140 и 142, И 127,128 и 141, ИСКЛг 1 ЧАИИЕЕ ИЛИ 129 и 135 - 2 Ь137, мультиплексора 148, регистров150 и 151, и формируется сигнал о фазовом переключении.Получив информацию о переключенияхузел формирует сигнал об ожидаемом ЗОфазовом переключении на выходе элемента И-НЕ 140. Переключение, пришедшеев схему при наличии этого сигнала,заносится через мультиплексор 148 всдвиговый регистр 150 и запоминаетсяв регистре 151 как фазовое переключение. Если переключение не сопровождается выработкой сигнала об ожидаемомфазовом переключении, то на выходеэлемента И 141 Формируется сигнал 40информационного переключения, которыйпоступает в блоки 11 и 10.Второй блок 6 прерывания работаетследующим образом. В исходном состоянии триггеры 179 и 181 сброшены, атриггеры 180 и 182 находятся в единич-ном состоянии и в состоянии ожиданиязапроса ЗПД на прерывание от блока9 по выходу 34. Поступивший запространслируется на общую шину черезтриггер 179 и элемент И 184. Получивразрешение прерывания от процессора нна выходе 29 блока 7, блок 6 выраба=тывает сигнал на выходе элемента И18555Далее устройство становится задат-чиком, и блок 6 выдает сигнал занято-сти на элементе НЕ 186 через триггер18. Получение строба синхронизации Формула изобретения Устройство для обмена информацией между ЭВМ и периФерийными уст:.ойствами, содержащее дешифратор адре са, два блока прерывания, регистр команд и состояний, регистр текущего адреса, регистр данкьгх, блок Формирователей сигналов обмена и два блока усиления причем первая группа входов-выходов первого блока усиления является группой входов-выходов устройства для подсоединения к группе выходов-входов данных и управления ЗВМ, вторая группа входов-выходов первого блока усиления соединена с первой группой информационнь 1 х входовзыходов регистра данных и регистраоманд и состояний, группа входов и группа выходов первого блока уснле" ькя соединены с группой информационных выходов регистра текущего адреса и группой информационных входов дешифратора адреса соответственно, первый выход разрешения, второй выход разрешения, выходы синхронизации блока Формирователей сигналов обмена соединены соответственно с входом разрешения первого блока прерывания, входом разрешения второго блока пре.- рывания, с первым входом первого блока усиления, второй и третий входы которого соединены соответственно с выходом запроса прерывания и выходом запроса захвата первого и второго блока прерывания, первый выход дешифратора адреса соединен с вхоцом з: .ар ки блока Формирователей сигнала обме на, выход первого блока уснлеккя соединен с входом стробирования блока Формирователей сигкалов обмена. выход подтверждения первого блока;.рерывания соединен с первым входом ;годтвс:. дения блока Формирователей сигкалов обмена, выход подтверждения второго блока прерывания соединен с вторым . входом подтверждения блока Формирователей сигналов обмена и с первыми входами стробирования регистров данных, команд и состояний, т;.кущ-.;го дреса группа входов-выходов второго блока12 11 14429 усиления является группой вхадав-выходов устройства для подсоединения к группам выходов-входов данных и управления периферийных устройств,5 о т л и ч а ю щ е е с я тем, что с целью расширения области применения, в устройство введены блок микропрограммного управления, блок синхрониз ции, блок регистров коррекции ошибок, 1 О блок регистрации состояния, регистр управляющих сигналов, регистр вывода, блок Формирования признаков саста яния, причем с первого па десятый выходы блока микропрограммного управле ния соединены соответственно с вторым стробирующим входом регистра данных, вторым страбирующим входом регистра команд и состояний, вторым стробирующим входом регистра текущего 2 О адреса, входом запроса связи второго блока прерывания, входом внепроцессорной связи блока Формирователей сиг. налав обмена, входом запроса связи первого блока прерывания, входом 25 стробирования блока регистров коррекции ошибки, входом режима блока Формирования признаков состояния, входом стробирования регистра вывода, второй выход дешифратора адреса соединен 30 с входом выборки блока микропрограммного управления, вход разрешения которого соединен с выходом блока Форми-. рования признаков состояния, группа командных входов-выходов блока микро 35 программного управления соединена со вторыми группами информационных входов-выходав регистров данных, команд и состояний, с группами информационных входов-выходов регистров текущего 40 адреса, управляющих сигналов, вывода, с группой выходов блока регистров коррекции ошибок, выход режима блока формирователей сигналов обмена соединен с входом страбирования блока формирования признаков состояния, седьмой выход блока микропрограммного управления соединен с первыми входами режимов блоков синхронизации и регистрации состояния, группы информационных выходов регистров управляющих сигналов и регистра вывода соединены соответственно с первой и второй группами входов второго блока усиления, первая группа выходов которого соединена с группой информационных входов блокаФормирования признаков состояния, вторая группа выходов второго блока усиления соединена с группами информацианных входов блока регистров коррекции сшибок и блока регистрации состоя.ния, .выход которого соединен с информационным вхапом блока регистров коррекции ошибок и вторим входом режимаблока синхронизации, выход которогосоединен с входами страбиравания блока р егистрации состояния и блока регистра- коррекции ошибок, первый ивтор; й яюхады блока регистра коррекции ошибок соединены соответственнос третьим вхопам режима блока синхро-низации и вторым входом режима блокарегистрации состояния. 2. Устройство по п.1, с т л и ч аю щ е е с я тем, что блок формирования признаков состояния содержит регистр, два мультиплексора, шесть элементов И-НЕ, два элемента НЕ, дваэлемента И-ИЛИ-НЕ, причем первые входы первого и второго мультиплексоров,первый информационный вход регистра,первый и второй входы первсго элемента И вход первого элемента НЕ составляют вход режима блока формирования признаков состояния, С второгопо восьмой входы второго мультиплексора составляют группу информационныхвходов блока Формирования признаковсостояния, первый и второй выходы регистра, выход второго элемента НЕ,выход второго элемента И-НЕ, выходыпервого и второго элементов И-ИЛИ-НЕобразуют группу выходов блаха, синхровход регистра является входом стробирования блока, выход первого мульти%плексора соединен со вторым информационным входом регистра, группа выходов которого соединена с группойвходов второго мультиплексора, первыйвыход которого соединен с первымивходами первого и второго элементовИ-И 31 И-НЕ соответствнно, второй выходвторого мультиплексора соединен, Свторыми входами первого и второго элементов И-ИЛИ-НЕ, первый вход первогоэлемента И-НЕ соединен с первым вхо"дам третьего элемента И НЕ, выходкоторого соединен с первым входом четвертого элемента И-НЕ, второй входкоторого соединен с первым вь 1 ходомрегистра, выход первого элемента И НЕсоединен с вторым входом третьего эле.мента И-НЕ, первыми входами пятого ишестого элементов И-НЕ, выход четвертого элемента И-НЕ соединен с входомвторого элемента НЕ, выход первого1 З элемента НЕ соединен с третьим входом первого элемента И-ИЛИ-НЕ и второго элемента И-НЕ, вход первого элемента НЕ соединен с вторым входом шестого эле 5 мента БЕ и четвертым входом первого элемента И ИЛИ-НЕ,выход которого соединен 144299 б 14с первым входом второго элемента И-НЕвторой вход которого соединен с вторым входом первого элемента И-НЕ, выход шестого элемента И-НЕ соединен стретьим входом второго элементаИ-ИЛИ-НЕ.