Многоразрядное устройство для алгебраического суммирования

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН Ц 5 В б 06 О 7/14 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Новочеркасский ордена Трудового Красного Знамени политехнический институт им. Серго Орджоникидзе (53) 681.335(0888)(56) 1. Авторское свидетельство СССР 9 463990, кл.С 063 3/00, 19722Авторское свидетельство СССР 9 423132, кл.С 06 С, 7/14, 1971 (прототип) .(54)(57) 1. МНОГОРАЗРЯДНОЕ УСТРОЯСТВО ДЛЯ АЛГЕБРАИЧЕСКОГО СУММИРОВАНИЯ, содержащее суммирукщие усилители, каждый 1 -й (1 йьп, гдето - разряд-;ность устройства) из которых подключен выходом к выходной шине-го разряда устройства, а прямым входом - к первому выходу (1-1)-го фррмирователя переноса и через соответствующие масштабные резисторы-й группы - к ши-; нам ввода-х разрядов слагаемых, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения, в него дополнительно введены (Й"1). блоков сравнения знаков разрядов и формирователь опорного напряжения, соединенный управляющим входом с пря.". мым входом и -го суммирукщего усилителя и е .первыми входами блоков сравнения знаков разрядов, а выходом - с первыми входами формирователейпереноса, каждый-й иэ которых подключен вторым выходом к инверсному /входу 1 -го суммирукщего усилителя,а вторым входом - к прямому входу-го суммирующего усилителя и к второму входу и первому выходу-го блока сравнения знаков разрядов, соединенного вторым выходом с инверсным входом ( +1)-го суммирующего усилителя.2. Устройство по и, 1, о т л ич а ю щ е е с я тем, что каждый блок сравнения знаков разрядов содержит резисторы, ключи, элементы И и два компаратора, первый из которых соединен первым входом с первым входом блока сравнения знаков разрядов, а вторым входом - с шиной нулевого потенциала и с. первык входом второго компаратора, подключенного вторйм входом к второму входу блока сравнения знаков разрядов, причем прямые выходы компараторов соединены с входами первого элемента И, подключенного выходом к управлякщему входу первого ключа, а инверсные выходы" компараторов соединены с входами второго элемента И, выход которого подключен к управляющему входу второго ключа, причем выходы ключей объединены и через соответствуквцие резисторы соединены с первым и вторым выходами блока сравнения знаков разрядов, а сигнальные входы ключей подключены к шинам .разнополярных ,опорных напряжений,3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что формирователь опорного напряжения содержит два ключа и компаратор, первый вход которого является управлякщим входом формирователя опорного напряжения, второй вход соединен с шиной нулевого потенциала, а прямой и инверсный выходы - с управлякщими входами соответственно первого и второго ключей, сигнальные входы которых подклю. чеыы к шинам.разнополярных опорных напряжений, а выходы объединены,и являются выходом формирователя опорного напряжеыия.4. Устройство по пп.1 и 3, о т-с л и ч а ю щ е е с я тем, что каждый формирователь перенбса содйржит два резистора и компаратор.;, входы которого являются первым и вторым входами формирователя переноса, а выход через соответствующие резисторы подключен к первому и второму выходам формирования переноса.Изобретение относится к автоматике и вычислительной технике и можетнайти применение, в частности,в вычислительных устройствах с плавакщейзапятой и в устройствах связи с ЦВМ.Известен сумматор, содержащийвходные масштабные резисторы, операционные усилители, формирователипереноса и блоки ограничения и эонынечувствительности Я .Недостатком сумматора является ,1 Оограниченная область применения иаза формирования результата в знаковом,коде.Наиболее близким к изобретениюявляется многоразрядное устройство 5для алгебраического суммирования,содержащее суммирующие усилители,каждый-й (1= (п, где П в . разрядность устройства) из которых подключен выходом к выходной шине-горазряда устройства, а прямым вхо;дом - к первому выходу (, -1)-гоформирователя переноса и через соответствующие резисторы-й группы -к шинам ввода-х разрядов слагаемых и к входам-го формирователяпереноса, соединенного вторым выходом с прямым входом-го суммирующего усилителя (2 .Недостатком известного устройстваявляется ограниченная область применения из-за представления результата суммирования н знаковом коде,что не позволяет использонать устройство совместно с цифровыми вычислительными системами, работающими вобычном (прямом) коде,Целью изобретения является расширение области применения. С этой целью в многоразрядное 40 устройство для алгебраического суммирования, содержащее суммирующие усилители, каждый-й (1 ы6 п, гдеразрядность устройства) иэ которых подключен выходом к выходной 45 шине-го разряда устройства, а прямым входом - к первому выходу (1)- го формирователя переноса и через соответствующие масштабные резисторы-й группы к шинам ввода-х разрядов слагаемых, дополнительно введены (И -1) блоков сравнения знаков разрядов и формирователь опорного напряжения, соединенный управляющим входом с прямым, входом ю -го суммирую" щего усилителя и с первыми входами блоков сравнения знаков разрядов, а выходом - с первыми нходами формирователей переноса, каждый-й иэ которых подключен вторым выходом к инверсному входу-го суммирующего 60 усилителя, а вторым входом - к прямому входу-го суммирующего усилителя и к второму входу и первому выходу-го блока сравнения знаков разрядов, соединенного вторым выходом с 65 инверсным входом (+1) -го суммирующего усилителя.При этом каждый блок сравнения знаков разрядов содержит резисторы, ключи, элементы И и два компаратора, первый из которых соединен первым нходом с первым входом блока сравнения знаков разрядов, а вторым входом - с шиной нулевого потенциала и с первым входом второго компаратора, подключенного вторым входом к второму входу блока сравнения .знаков разрядов, причем прямые выходы компараторов соединены с входами первого элемента И, подключенного ныходом к управляющему входу первого ключа, а инверсные выходы компараторов соединены с входами второго элемента И, выход которого подключен к управляющему входу второго ключа, причем выходы ключей. объединены и;через соответствующие резисторы соединены с первым и вторым выходами блока сравнения знаков разрядов, а сигнальные входы ключей подключены к шинам разнополярных опорных напряжений.Формирователь опорного напряжения содержит два ключа.и компаратор, первый вход которого является управляющим входом формиронателя опорного напряжения, нторой вход соединен с шиной нулевогопотенциала, а прямой и иннерсный выходы - с управляющими входами соответственно первого и второго ключей, сигнальние входы которых подключены к шинам раэнополярных опорных напряжений, а выходы объединены и являются выходом формирователя опорного напряжения.При этом каждый формирователь переноса содержит два резистора и компаратор; входы которого являются первым и вторым входами формирователя переноса, а выход через соответствующие резисторы подключен к первому и второму выходам формирователя переноса .На фиг. 1 изображена блок-схема многоразрядного устройства для алгебраического суммиронания (для случая п=З); на фиг, 2 - схема блока сравнения знаков разрядов; на фиг3 - схема формирователя опорного напряжениями ра фиг, 4 - схема формирователя переноса.Многоразрядное устройство для алгебраического суммирования (фиг. 2) содержит суммирукщие усилители 1, каждый-й (1п, где И - разрядность устройства) из которых подключен выходом к выходной шине-го разряда устройства, а прямым вхот дом " к первому выходу (-1)-го формирователя 2 переноса и через соответствующие масштабные реэисторы -ой группы к шинам ввода-х разрядов. слагаемых, Формирователь 4 опорного напряжения соединен управля60 кцим входом с прямым Входом и - ГО суммирующего усилителя 1 и с первыми входами (П) -го блоков 5 сравнения знаков разрядов, а выходом - с первыми нходами Формирователей 2 переноса. Каждый ( -й формирователь 5 2 подключен вторым выходом к инверсному входу 1 -го усилителя 1, а вторым входом - к прямому входу-го усилителя 1 и к второму входу и первому выходу 1 -го блока 5 сравнения 10 знаков разрядов. Каждый. -й блок 5 соединен вторым выходом с инверсным входом ( 1 +1)-го усилителя 1. Каждый блок 5 может .быть выполнен, например, содержащим (фиг.2) резисторы 6, ключи 7, элементы И 8 и дна компаратора 9. Первый компаратор 9 соединен первым входом с первым входом . блока 5, а нторым входом - с шиной нулевого потенциала и с первым входом второго компаратора 9, подключенного вторым входом к второму входу блока 5. Прямые выходы компарато(ров 9 соединены с входами первого изэлементов И 8,подключенного выходом к управляющему входу первого ключа 7. Инверсные выходы компараторон 9 соединены с нходами второго их элементов И 8, подключенного выходом к управляющему входу второго ключа 7. Выходы ключей 7 объединены и через соответствующие резисторы Ь соединены с первым и вторым выходами блока 5. Сигнальные входы ключей 7 подключены к шинам разнополярных опорных напряжений 01 . Формирова тель 4 опорного напряжения может быть выполнен, например, содержащим(фиг.3) два ключа 10 и компараторатор 11, первый вход которого является. управляющим входом формирователя 4, дО второй вход соединен с шиной нулевого потенциала, а прямой и инверсный выходы - с управляющими нходами соответственно первого и второго ключей 10. Ключи 10 подключены сигнальными нходами к шинам раэнополярных45 опорных напряжений Оя, а выходы ключей 10 объединены и являются выходом формирователя 4, Каждый формирователь 2 переноса может быть выполнен, например, содержащим (Фиг.4) два резистора 12 и компаратор 13, входы которого являются первым и вторым входами формирователя 2. Выход компаратора 13 через соответствующие резисторы 12 под ключен к первому и второму ныходам формирователя 2. Суммирующие усили,тели 1 могут быть выполнены на операционных усилителях 14 с парофаэными входамии резисторах 15.Устройство работает следующимобразом.В зависимости от знака старшего (й-го) разряда, определяющего знаки, всех разрядов и выявляемого компара тором 11 Формирователя 4, ключями 10 коммутируется на первые входы формирователей 2 переноса опорное напряжение соответствующей полярности. Ключи 10 управляются компаратором 11 с нулевыч порогом срабатывания. Величину напряжения каждого разряда (на прямом входе усилителя 1 данного разряда) сравнивают с опорным напряжением компаратора 13 формирователя 2, который Формирует сигнал переноса. Блоки 5 определяют различие в знаках старшего и анализируемого разрядов . Компараторы 9 усиливают входныесигналы и определяют знаки напряжений на входах блока 5. Состояния компараторов 9 дешифруются элементами И 8, которые управляют ключами 7. Логика работы блока 5 такова, что при различных знаках напряжений на входах,на выходах появляется напряжение знака старшего разряда.Рассмотрим работу устройства на примере младшего разряда (1:1), На резисторах 3 первой группы суммируются напряжения Ц и 0 первых разрядон первого и второго слагаемых. Результат суммирования (на прямом входе первого усилителя 1) анализируется первым формирователем 2 переноса, имеющим зону нечувствительности равную по модулю величине, при которой напряжение на выходе усилителя 1 равно осйованию системы счисления без половины напряжения информационной единицы (для устранения влияния помех), который компенсирует переполнение данного разряда включением напряжения на инвертирующий. вход первого усилителя 1 и добавляет единицу переноса на прямой вход второго усилителя 1 (т.е. в следующий разряд), Для получения результата вычитания в прямом коде используется первый блок 5, который анализирует полярности напряжений на прямых входах первого и )( -го усилителей 1 Если знаки этих напряжений различны, то корректируется результат на прямом входе перного усилителя 1 напряжением знака старшего разряда, по величине равным основанию. системы счисления, которое на прямом входе . первого усилителя 1 суммируется с О и 0 (коэффициент передачи по этим вхо. дам равен единице) и вычитается изнапряжений следующего старшего разряда одной информационной единицей. Аналогичным образом работают все остальные разряды, Следует отметить, что для получения результата с одинаковыми знаками во всех разрядах необходимо, чтобы старшие (и -е) разряды слагаемых были значащими.Таким образом лредлагаемое устройство, в отличие оТ известного, позволяет получать н прямом. коде (не знаковом), что расширяет нозможнуюобласть применения устройства, таккак позволяет использовать его в качестве сумматора мантисс в раэрядноаналоговых вычислительных устройствах с плавающей запятой и в устройствах связи с ЦВМ. Для.полученияпрямого кода в известном устройствеиеобходимо использовать дополыительное звено преобразования знаковогокода, увеличивакщее время обработкиинформации. В предлагаемом устройстве преобразование знакового кода впрямой выполняется одновременно спроцессом суммирования (вычитания)и не снимает быстродействие ",щчолнения данных операций.1.Вилак4 Ъ вано Подписноеомитета СССРоткрытийущская наб., д.4/5 ентф,илиал ПЦП игор Заказ 9309/44 ВНИИПИ по 113035