Интерполятор

ПИСАНИЕ ИЭОБРЕТЕНИАВТОРСКОМУ СВИДЕТЕЛЬСТВУ иф ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(72) А.В. Анисимов, А.В. Крайников, Б,А, Курдиков и В.Б. Смолов (71) Ленинградский ордена Ленина электротехнический институт им. В,И. Ульянова (Ленина) (53) 681.321(088.8)(56) 1. Авторское свидетельство СССР В 736076, кл. С 07 Р 15/32, 1977.2. Патент Великобритании Р 2010545, кл. С 06 Р 15/32, опублик, 1975 (прототип).(54)(57) ИНТЕРПОЛЯТОР, содержащий регистр аргумента и два блока памят о т л и ч а ю щ и й с я тем, что, с целью сокращения затрат аппаратуры за счет уменьшения требуемого объема памяти, в него введены дешифратор, шифратор, матричный умножитель, элемент ИЛИ и два коммутатора, причем входы регистра аргумента соединены с входами интерполятора, первая группа выходов регистра аргумента соединена с первой группой информационных входов первого коммутатора и входами дешифратора, выходы которого подключены к входам элемента ИЛИ и входам шифратора, выходы которого соединеныс входами старших разрядов адресапервого и второго блоков памяти, входы младших разрядов адреса которыхподключены к выходам первого коммутатора, вторая группа выходов регистра аргумента соединена с второйгруппой информационных входов первокоммутатора и старшими разрядам первой группы информационных входоввторого коммутатора, выход которогоподключен к первому входу матричногоумножителя, второй вход которого подключен к выходу первого блока памяти,а третий вход - к выходу вторрго блока памяти, выход матричного умножителя соединен с выходом интерполятора,третья группа выходов регистра аргумента соединена с входами младшихразрядов первой группы информационныхвходов и входами старших разрядоввторой группы информационных входоввторого коммутатора, входы младшихразрядов второй группы информационныхвходов которого подключены к шинелогического нуля интерполятора, выход элемента ИЛИ соединен с управляющими входами первого и второго коммутаторов.Изобретение относится к вычислительной технике,Известен цифровой генератор функции Г 1 3, в котором для воспроизведения функции используются три первых члена ряда Тейлора, что позволяет заменить вычисляемую функцию Й(х) формулой( хо 1 г 1 О Цх) =Х("оаХ)=Е (Хо)фЕ(хо)аХ+ - оГдХ) ) где Е(х ) - значение функции в точоке х;Г (х ) - значение первой производоной функции;Г(х ) - значение второй производоной функции,Недостатком известного генератора20 является использование для генерирования функции ряда Тейлора, что ограничивает область его применения и не позволяет использовать это устройство для воспроизведения функций, получа 25 емых в результате экспериментальных исследований и не имеющих аналитического описания нелинейной зависимости,Наиболее близким к предлагаемому является устройство для расчета. совокупности интерполяционных значений, содержащее процессор, блок памяти, схему адресации и вычислительную схему, которая состоит из регистра аргумента, сумматора, счетчика и вычислительного блока, причем выходы регистра аргумента соединены с входами вычислительного блока и схемы адресации, выходы которой подключены к входам блока памяти, выходы которого подключены к входам вычислительного 40 блока, выходы которого соединены с входами сумматора и счетчика 12 .Недостатком этого устройства является то, что оно позволяет интер- полировать функции только с равноуцаленным расположением узловых точек, что удобно при воспроизведении ряда элементарных. функций, но приводит к неэффективному использованию памяти вычислительной системы при воспроизведении нелинейных зависимостей, снимаемых экспериментально и имеющих особенности, обуславливающие необходимость применения неравноудаленного расположения узловых точек, к числу 55 которых, в первую очередь, относятся импульсные выбросы и резкие изменения производных функции. Цель изобретения - сокращениезатрат аппаратуры за счет уменьшения1требуемого объема памяти,Поставленная цель достигаетсятем, что в интерполятор, содержащийрегистр аргумента и два блока памяти,введены дешифратор, шифратор, матричный умножитель, элемент ИЛИ и двакоммутатора, причем входы регистрааргумента соединены с входами интерполятора, первая группа выходов регистра аргумента соединена с первойгруппой информационных входов первого коммутатора и входами дешифратора,выходы которого подключены к входамэлемента ИЛИ и входам шифратора, выходы которого соединены с входамистарших разрядов адреса первого ивторого блоков памяти, входы младшихразрядов адреса которых подключенык выходам первого коммутатора, вторая группа выходов регистра аргумента соединена с второй группой информационных входов первого коммутатораи старшими разрядами первой группыинформационных входов второго коммутатора выход которого подключен кпервому входу матричного умножителя,второй вход которого подключен к выходу первого блока памяти, а третийвход - к выходу второго блока памяти,выход матричного умножителя соединенс выходом интерполятора, третья группа выходов регистра аргумента соединена с .входами младших разрядов первой группы информационных входов ивходами старших разрядов второй группы информационных входов второго коммутатора, входы младших разрядов второй группы информационных входов которого подключены к шине логическогонуля интерполятора, выход элементаИЛИ соединен с управляющими входамипервого и второго коммутаторов.На чертеже схематически представлен предлагаемый интерполятор.Интерполятор содержит процессор 1,первый и второй блоки 2 и 3 памяти,регистр 4 аргумента с первой, второйи третьей группами выходов 5, б и 7соответственно, первый и второй коммутаторы 8 и 9, дешифратор 10, шифратор 11, матричный умножитель 12, элемент ИЛИ 13. Устройство работает следующим образом. Интерполяция функции Е(х), заданной на множестве точек х, х 2, х+-:Х-Х = если Х 4Л 35 55 3х; х двумя координатами Г (х.) и Г .(х ), производится на основе формул линейной интерполяции. Особенностью предлагаемого устройства является возможность уменьшить расстояние между узловыми точками Функции путем включения дополнительных узловых точек между 1 парами равномерно расположенных узлов интерполируемой функции, Количество пар 1 О узлов 1, между которыми уменьшается расстояние между узловыми точками, и их номера определяются количеством выходов дешифратора 10, поданных на шифратор 11, и их номерами, Количест во узловых точек, вставляемых между каждой парой узлов, постоянно и равно 2 Ь в . 1, где Ь - количество разрядов выходов 6. При выполнении интерполяции разряды выходов 6 используются либо для адресации памяти, либо в виде части аргумента интерполяционной формулы, Интерполяционная формула, используемая в устройство, имеет вид 25 где Ь - количество разрядов вьгкодов 8; .с - количество разрядов выходов 7;4 аХ,1 - код, выдаваемый с выходов 5,Ь. - одно из значений кода Хл,определяющее участок суменьшением расстояния между узловыми точками, 45Вычисление адреса функции Р(х,) и Р( Х ) Ас 1 г производится на осйо 1ванин выраженйй вида В=Х, У=О, если Х,Ф 3.(1 509/= Х 9=1. если Х, = 11 1А где 7 - старшие разряды адреса блоков 2 и 3 памяти;И - младшие разряды адреса блоков 2 и 3 памяти;Х - код, выдаваемый с выходов 6,4Реализация интерполяционных выра.жений (1), (2), (3) и адресной функции (4) производится в предлагаемомустройстве следующим образом.,При поступлении аргумента на регистр 4 при помощи дешифратора 10определяется, относится ли данноезначение кода к участку с основнымили уменьшенным расстоянием междуузловыми точками,Если код относится к участку сосновным расположением узловых точек,то на выходе элемента ИЛИ, на который подаются выходы дешифратора, появляется нулевой сигнал, поступающийна входы управления коммутаторами8 и 9, При этом на выход коммататора8 подается код с выходов 5, а на выход коммутатора 9 - конкатенация(объединение) кодов выходов 6 (старшие разряды) и выходов 7 (младшиеразряды). Выход коммутатора 8 подается на адресные входы блоков 2 и 3,где поступает на входы У младшихразрядов адреса, на входы Ч старшихразрядов адреса поступает выходнойсигнал шифратора 11, на которыйподаются выходы дешифратора 10, соответствующие интервалами с уменьшенным расстоянием между узловымиточками. Такое распределение кодовна шинах устройства обеспечивает аппаратурную реализацию уравнений (1),(2), (3) и (4) для случая Х, 4 сВ противном случае на выходе элемента ИЛИ 13 присутствует единичный сигнал и на выходах коммутаторов 8 и 9появляются коды, обеспечивающие аппаратную реализацию уравнений ,(2), (3) и (4) для случая Х= 1.На выход коммутатора 8 выдается кодс выходов 6, а на выходе коммутатора 9 - код с выходов 7 (старшие разряды), объединенный с кодом, состоящим из нулей (младшие разряды),Результат вычислений по интерполяционной формуле (1) Формируется, на выходе матричного умножителя 12и подается в процессор 1,По сравнению с прототипом в предлагаемом устройстве достигается экономия в объеме памяти констант, чтодоказывают следующие расчеты,Если использовать известное устройство и на всем интервале изменения аргумента обеспечить уменьшенноерасстояние между узлами, необходимоедля обеспечения требуемой точности1129622 В Заказ 9454/3 ж 69 о писно Ятеив , г.Ужгород, ул.Проектная, 4 Интерполяции, то длина поля ИРБ составит а + Ь бит. Такой длине поляИРБ соответствует объем И 1 памятиконстант, вычисляемый в соответствиис формулой,Ф1в.(г"-1) в,+в,11 1 битгде Б - длина слова коэффициента1 .г(,);Б - длина слова коэффициента2г (х;),Оценку объема памяти, необходимого в предлагаемом устройстве, осуществляем при условии, что длина поля авьдмдов 5 больше длины Ь выходов 6,При этом объем памяти И 2, необходи-.мый для интерполяции функции Е( Х )с уменьшенным шагом квантования межДу 1 узлами, может быть вычислен поформулеф 4 ) 1 1)бит (6)%Где г - количество разрядов в выходном слове шифратора 11. Произведем сравнение объемов памяти И 1, вычисляемого по формуле (5), и И 2, вычисляемого по формуле (6). Импульсные выбросы, которые предполагается описывать с уменьшенным расстоянием между узловыми точками, могут иметь амплитуду, сравнимую с исходным значением Функции, на интервале изменения аргумента, поэтому для описания Функции с постоянной относительной погрешностью на всем интервале изменения аргумента описание импульса потребует столько же узловых точек, сколько и вся остальная часть функции. Таким образом, при воспроизведении в устройстве нелинейной зависимости с импульсным выбросом получим, что при оценке И 1 справедливо соотношение а = Ь, а при оценке И 2 - г = 1, и при длине поля а, равной 8 бит, в предлагаемом устройстве потребуется (29- 1)(Б + Б )1 2 бит памяти, а в известном устройстве - (2 -1) (Б+ Б 2) бит.