Анализатор качества канала

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН ии 11 2 ОО 04 В 3 4%се,Ц7йЩ 0, " ОПИСАНИЕ ИЗОБРЕТЕНИ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(21) 3567973/24-09(71) Ижевский механический институт (53) 621.396,664(088.8)-(56) 1. Авторское свидетельство СССР В 464980, кл. Н 04 Ь 3/04, 1972,2. Авторское свидетельство СССРВ 815928, кл. Н 04 В 3/46,. 1979.(54)(57) АНАЛИЗАТОР КАЧЕСТВА КАНАЛАсодержащий последовательно соединенные интегратор, компаратор и регистр сдвига, а также хронизатор, первый и второй выходы которого подключены со ответственно к тактовым входам компа-, ратора и регистрасдвига, о т л и - ч а ю щ и й с я тем, что, с целью повышения точности анализа при увеличении скорости передачи, введены первый, второй и третий элементы И, первый, второй и третий инверторы и реверсивный сдвигающий регистр, причем выход компаратора подключен к первому входу первого элемента И и через второй инвертор к первому. входу второго.элемента И, выход регистра сдвига подключен к второму входу второго элемента И и через первый инвертор к второму входу первого элемента И, выходы первого и второго элементов И .подключены к входам реверсивного .сдвигающего регистра, первый выход . которого непосредственно, а второй через третий инвертор подключены соответственно к первому и второму входам третьего элемента И, тактовый 3 вход которого соединен с третьим вы" ходом хронизатора, причем четвертый выход хронизатора подключен к установочным входам регистра сдвига и реверсивного сдвигающего регистра.Изобретение относится к радиотехнике и может быть использовано в системах передачи данных.Известно устройство для контроля качества канала связи, содержащее компаратор, интегратор, хронизатор, счетчик информационных символов и. . блоки сравнения 13.Недостатком устройства является низкая оперативность,.поскольку ин- О формация о качестве канала вырабатывается периодически через длительный интервал времени, определяющий достоВверность контроля.Наиболее близким техническим реше нием к изобретению является анализатор,качества канала, содержащий последовательно соединенные интегратор, компаратор и регистр сдвига, а также хрониэатор, первый и второй выходы 10 которого подключены соответственно к тактовым входам компаратора и регистра сдвига 23.Однако в известном устройстве снимается точность анализа при увеличе нии скорости передачи.Цель изобретения - повышение точ.ности анализа при увеличении скорости передачи.30Поставленная цель достигается тем, что в анализатор качества канала, содержащий последовательно соединенные интегратор, компаратор и регистр сдвига, а также хронизатор, первый и второй выходы которого подключены со-З 5 ответственно к тактовым входам компаратора и регистра сдвига, введены первый, второй и третий элементы И, первый, второй и третий инверторы и реверсивный сдвигающий регистр, причем выход компаратора подключен к ,первому входу первого элемента И и через второй инвертор к первому входу второго элемента И, выход регистра сдвига подключен к второму входу второго элемента И и через первый инвертор к второму входу первого элемента И, выходы первого и второго элементов И подключены к входам реверсивного сдвигающего регистра, пер вый выход которого непосредственно, .а второй через третий инвертор под. ключен соответственно к первому и второму входам третьего элемента И,тактовый вход которого соединен с третьим выходом хронизатора, причем четвертый выход хррнизатора подключен к установочным входам регистраН 11 .;. К г г- -т г г -т - -т- -" а 111 1 11 1,3 .г Пусть в М-м разряде регистра 8сдвига находится нуль, а на его,входпоступает единица, т.е. число единицв регистре 8 сдвига увеличивается,до сдвига и реверсивного сдвигающегорегистра.На чертеже представлена структурная электрическая схема предлагаемого устройства.,Анализатор качества канала содержит интегратор 1, компаратор 2, хронизатор 3, элементы И 4-6, реверсивный сдвигающий регистр 7, регистр 8сдвига, инверторы 9-11Устройство работает следующим образом.При включении питания на четвертомвыходе хронизатора 3 появляется сигнал, который устанавливает в исходноесостояние реверсивный сдвигающийрегистр 7 и регистр 8 сдвига, т.е.обнуляет их, Далее на вход интегратора 1 поступает смесь бинарного сигнала с шумом. Смесь после интегрирования поступает на компаратор 2, ко"торый опрашивается с хронизатора 3.Если во время опроса уровень сигналана выходе интегратора 1 превышает порог, то компаоатор 2 вырабатывает импульс, который поступает на вход записи регистра 8 сдвига. Под действием импульса с хронизатора 3 в регистре 8 сдвига происходит сдвиг всей информации. Кроме того, информация поступает на первые. входы элементов И 4и 5. Так как при первых, М тактирующих сигналах с хронизатора 3 на выходе регистра 8 сдвига будут нули, тоработает только схема И 4, и послеих окончания в регистре 8 сдвига бу-;дет записана полностью первая Н-разрядная комбинация, а в реверсивномсдвигающем регистре 7 - число. единиц,содержащееся в этой комбинации. Пустьв сдвигающем И -разрядном регистре 8сдвига находится произвольная комбинация из Кединиц и 01-К) нулей. Этойкомбинации регистра 8 сдвига в реверсивном сдвигающем регистре 7 (тоже й3 112840 %41, Данйому набору регистра 8 сдви-, га будет соответствовать комбинация 8 в реверсивном сдвигакнцем регист- .ре 7 .(содержимое реверсивного сдвиганзцего регистра. 7 при комбинации из (К+1) единиц в регистре 8 сдвига): д К1 Поскольку входная единица поступает на прямой вход, а нуль из,М-го . разряда регистра 8 сдвига через ин-. 15 вертор 9 на второй вход элемента И 4, то на еевыходе появится сигнал, который и приводит содержимое реверсивного сдвигающего регистра 7 к комби;нации б . Если на вход регистра 8 20 сдвига поступает нуль, а в его Й-м разряде единица, то работает элемент И 5, и содержимое реверсивного сдвигающего регистра 7 (если предыдущее было как на комбинации б) бу-, 25 дет как на комбинации .В (содержимое реверсивного сдвигающего регистра 7 при комбинации иэ (К) единиц в регистре 8 сдвига):1 , КаФЙ 30--г г т г 1 1 111 О О ОО0111. 1 .1.;А. 1. А .г 35Т.е., если работает элемент И 4,то младшие разряды реверсивногосдвигающего регистра 7 заполняютсяединицами при сдвиге информации в немвправо, если работает элемент И 5, 4 Ото информация в реверсивном сдвигаю" 0 4щем регистре 7 сдви"ается влево, при этом старшие разряды реверсивного сдвигающего регистра 7. заполняются нУлями. При других комбинациях на входе и выходе регистра 8 сдвига соержимое реверсивного сдвигакицего регистра 7 не меняется.Поскольку мы знаем априорное рас" пределение единиц в коде, не пораженного помехами, то при выходе за гра-, ницы, введенные на число единиц в блоке длины ,М, можно будет говорить о неисправности канала. Исправному каналу будет соответствовать единица на выходе реверсивного сдвигающего регистра 7, который подключен непос.", редственно к. входу элемента И 6 и нуль на выходе реверсивного регистра 7, который через инвертор 11 подклю чен к входу элемента И 6. Эта комби нация выявляется элементом И 6 при опросе с хрониэатора 3 Если сигнал на выходе элемента И 6 присутствует - канал исправный, если нет - неисправ-. ный. 1Включение в схему устройства реверсивного сдвигакщего регистра и элементов И позволяет для принятия решения о качестве канала отказаться от подсчета в каждый информационный такт числа единиц в М разрядах сдвигакицего регистра, и корректировать для принятия решения предыдущее состояние реверсивного сдвигающего регистра 7 в зависимости от входного . символа. Причем коррекция осуществля", ется с частотой передачи.Таким образом, в предлагаемом устройстве йовышается точность анализа при увеличении скорости передачи,