Устройство для контроля и регулирования параметров

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 801249491 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(7) Омский политехнический институт(56) Авторское свидетельство СССР У 834678, кл. С 05 В 23/02, 1979.Авторское свидетельство СССР У 605470, кл. С 05 В 23/02, 1975, (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И РЕГУЛИРОВАНИЯ ПАРАМЕТРОВ(57) Изобретение относится к вычислительной технике и предназначено для контроля и регулирования параметров. Решается задача расширения области применения устройства путем обеспечения воэможности коррекции уставок непосредственно в процессе эксплуатации. В четырех блоках постоянной памяти хранится информация, соответствующая номинальным значениям уставок. Устройство имеет входы кода параметров, вход останова, вход . адреса коррекций, вход кода коррекции, вход знака коррекции, вход ввода кор. рекции, вход типа уставки, управляющие входы и вход запуска. Выбор параметра производится с помощью дешиф. ратора. После включения устройства производится обнуление всех ячеек четырех блоков оперативной памяти с помощью счетчика адреса, первого эле. мента задержки, триггера и блока измерения времени. Работа устройства разбивается на тринадцать тактов. В первом такте запускается генератор импульсов и устанавливается в "0(51)4 С 05 В 23/02 С 06 Р 15/46счетчик времени. Во втором такте наадресные входы блоков оперативнойпамяти подается код из регистра адреса, а второй регистр устанавливается в нулевое состояние, В третьемтакте выполняется запись нулевогокода с выхода регистра коррекции вблоки оперативной памяти по адресус выходов второго коммутатора, Вчетвертом такте выходные коды уставок блоков постоянной памяти суммируются с кодами коррекции блоковоперативной памяти. В пятом тактерезультат суммирования с выходовсумматоров записываются в регистрыформирователей допускаВ шестомтакте счетчик адреса устанавливаетсяв нулевое состояние, В,седьмом тактена адресных входах блоков постояннойпамяти формируется адрес уставок. В .восьмом такте код адреса контролируемого параметра появляется: на вылходах второго коммутатора, Девятыйтакт аналогичен четвертому. Десятыйтакт аналогичен пятому. В одиннадцатом такте на выходах третьего и четвертого регистров второго формирователя появляются уставки нижнего иверхнего допустимых значений параметра. В двенадцатом такте уменьшается на единицу значение интервала изменения параметра, хранящееся во,втором регистре блока формированияинтервала времени. Тринадцатый тактаналогичен седьмому. Запись коррекцийв блоки оперативной памятивыполняется в промежутках между считыванием информации изблоков постоянной памяти1 ил, 124949510 20 25 Изобретение относится к вычислительной технике и предназначено дляконтроля и регулирования параметров,Целью изобретения является расширение области применения путем обеспечения возможности оперативного введения корекций уставок непосредствек.но в процессе эксплуатации устройства,В устройстве имеются дополнительные блоки оперативной памяти, предназначенные для хранения и введенияпоправок к основным уставкам, Реальные уставки параметров получаются врезультате суммирования вычитания)основных уставоки поправок к ним. (коррекций), причем введение коррекций осуществляется непосредственнов процессе контроля и регулированияв тех тактах, когда оперативная .память не работает на выдачу информации, Возможность оперативного и неоднократного введения коррекций куставкам, которое может выполнятьсяоператором-технологом сразу после изменения условий производства, позволяет расширить область примененияустройства.На чертеже представлена структурная схема устройства для контроля ирегулирования параметров,В состав устройства входят четыреблока.1-4 постоянной памяти, два формирователя 5 и 6 допуска, два блока7 и 8 сравнения, блок 9 измерениявремени и блок 1.0 формирования интервала измерения, Устройство содержиттакже четыре блока 11-14 оперативнойпамяти, счетчик 15 адреса, дешифратор 16, подключенный своими выходамик адресным выходам 17 устройства,шесть элементов 18-23 задержки, адресные входы 24 блока 11-14, семь элементов 25-31 ИЛИ, девять элементов32-40 И, регистр 41 коррекции, два .коммутатора 42 и 43, группу 44 элементов НЕ и триггер 45,Первый формирователь 5 допуска выполнен в виде первого регистра 46 и первого сумматора 47. Блок 10 формирования интервала измерения выполнен в виде второго регистра 48 и второго сумматора 49, Второй формирователь допуска выполнен в виде третьего 50 и четвертого 51 регист-. ров и третьего 52 и четвертого 53 сумматоров, Первый блок 7 сравнения выполнен в виде первой схемы 54 30 35 40 45 50 55 сравнения и двух элементов 55 и 56 И, Блок 9 измерения времени выполнен в виде элемента 57 И, счетчика 58 времени, элемента 59 ИЛИ и генератора 60 импульсов. Второй блок 8 сравнения выполнен в виде элемента б ИЛИ, двух элементов 62 и 63 И и второй 64 и третьей 65 схем сравненекия. Регистр 50 и триггер 45 выполнены со сбросом по включению питания.Устройство имеет также входы 66 . кода параметра, вход 67 останова устройства, входы 68 адреса коррекций, входы 69 кода коррекции, вход70 знака коррекции, вход 71 вводакоррекции, входы 72-75 типа уставки,управляющие выходы 76 - 80, и вход81 запуска устройства. Входы 66 кода параметра подключаются к соответствующим различным параметрам цифровым датчикам либо к общему для всех параметров аналогоцифровому преобразователю, вход которого ссединяется с аналоговыми датчиками, Выбор параметра осуществляется с помощью дешифратора 16, унитарный выходной код которого, поступающий на адресные выходы 17, определяет подключающийся ко входам 66 датчик. Управляющие вьмоды 76 и 77 служат для управления объектом и индикации рассогласования и соединяются с сигнальными лампочками или другими индикаторами (если используется режим контроля). Тогда срабатывание индикатора на выходе 77 означает, что контролируемый .объект годен по выбранному параметру (параметр в пределах нормы). Срабатывание индикатора на выходе 76 говорит, что параметр за пределами нормы негоден), В режиме регулирования значе; ния параметра управляющие выходы 76 и 77 соединяются с исполнительными механизмами инверсного действия по каждому параметру (например, с уп - равляющими обмотками реверсивного шагового двигателя), Выбор исполнительного механизма осуществляется также с помощью адресных выходов 17, Ксли объект контроля и регулирования таков, что для оценки значения параметра достаточно его проверки в произвольный единичный момент времени (допуск по времени на параметр не требуется)то вместо выходов 76 и 77 в режиме регулирования использу249491 ются 79. 3управляющие выходы 78 и В режиме контроля индикатор подключается к выходу 80 и его включенное состояние информирует о том, что 5 параметр находится за пределами допу ска по значению. Входы 68 адреса коррекции, вход 69 кода коррекции и вход 70 знака коррекции подключаются к тумблерам (или к кнопкам с фикса- О цией) на пульте управления и индикации, Вход 71 ввода коррекции, входы 81 запуска и вход 67 останова устройства также соединяются с кнопками на пульте устройства. 15Устройство работает следующим образом.В блоках 1-4 постоянной памяти хранится информация, соответствующая номинальным значениям уставок: в бло ке 1 - допуски по времени (максимально допустимое время нахождения параметра за пределами допуска по величине), в блоке 2 - величины интервалов времени, необходимого для получения 25 достоверных значений параметров, в блоке 3 - нижние допустимые значения параметров, в блоке 4 - верхние, В последнюю используемую ячейку блока 3 памяти заносится код 11 - 30 признак конца цикла.После включения устройства производится обнуление всех ячеек блоков 11-14 оперативной памяти, т,е, все коррекции устанавливаются равными 35 нулю. Это выполняется следующим образом.В первом такте на вход 81 запуска устройства поступает сигнал, который, пройдя через третий элемент 25 ИЛИ, 40 устанавливает в "0" счетчик 15 адреса, Этот же сигнал, пройдя через первый элемент 18 задержки, поступает на установку в "1" триггера 45, устанавливая его в единичное состояние,45 запускает генератор 60 импульсов и, пройдя через второй элемент 59 ИЛИ, устанавливает в "0" счетчик 58 времени.сВо втором такте импульс с выхода 50 генератора 60, пройдя через восьмой элемент 35 И, на втором входе которого присутствует высокий уровень напряжения с единичного выхода триггера 45, и через девятый элемент 26 ИЛИ, поступает на счетный вход счетчика 15 адреса и увеличивает его значение на единицу, Сигнал с едининного выхода триггера 45 такжепоступает на вход обнуления регистра41 коррекции. Нулевой код, записанный в счетчике 15 адреса в предыду".щем такте, проходит на выход второго коммутатора 42, так как на его управ ляющем входе присутствует низкий уровень напряжения, поскольку на одномиз входов седьмого элемента 32 И -логический 0" с нулевого выхода триггера 45, До поступления сигнала записи на блоки 11-14 оперативной памяти на их адресные входы подается код сформировавшегося в рассматриваемом такте значения на регистре 15 адреса. В этом же такте второй регистр 48 устанавливается в нулевое состояние сигналом с единичного выхода триггера 45,В третьем такте на входы записи блоков 1-14 оперативной памяти подается сигнал, прошедший с выхода генератора 60 импульсов через один из входов четырнадцатого элемента 36 И, на другом входе которого присутст вует логическая "1" с выхода восьмого элемента 27 ИЛИ, подключенного одним из входов к единичному выходу триггера 45, через шестой элемент 23 задержки и через один из входов с десятого по тринадцатый элементов 37-40 И, на других входах которых, присутствуют логические "1 " с выхо- дов с четвертого по седьмой элементов 28-31 ИЛИ, подключенных одним из входов к единичному выходу тригге. ра 45, В этом же такте, выполняется запись нулевого кода с выхода регист ра 41 коррекции в блоки 11-14 оперативной памяти по адресу, установленному на выходах второго коммутатора 42.В четвертом такте импульс, сформированный во втором такте на выходе девятого элемента 26 ИЛИ, появляется на выходе четвертого элемента 19 задержки и на входах считывания блоков 1-4 и 11-14, Выполняется считывание информации из всех блоков памяти, Выходные коды уставок блоков 1-4 постоянной памяти суммируются с кодами коррекции блоков 11 -14 оперативной памятив частном случае с нулевыми) в сумматорах 47, 49, 52 и 53.В пятом такте сигнал, поступивший в предыдущем такте на входы считывания блоков памяти, пройдя через пя 1249491тый элемент 20 задержки, поступаетВна управляющие входы регистров 46,48, 50 и 51, После этого результатсуммирования с выходов сумматоров 4752 и 53 записывается в регистры 46,50 и 51 соответственно. Регистр 48остается в нулевом состоянии, таккак он заблокирован сигналом на входеобнуления, поступающем с единичного 10выхода триггера 45,Такты со второго по пятый повторяются до тех пор, пока на выходахрегистра 50 появится код 1 .,1,Тогда устройство переходит ко второ,му такту работы, В рассмотренных тактах управляющие выходы 76-80 заблокированы низким уровнем напряжения снулевого выхода триггера 45,В шестам такте сигнал с шестого 20элемента 33 И, на вход которого поступил код 1 1, устанавливает триггер 45 в нулевое состояние и, пройдячерез третий элемент 25 ИЛИ, устанавливает счетчик 15 адреса также в 25нулевое состояние.В седьмом такте передний фронтимпульса с генератора 60 поступаетна вход вычитания регистра 48, в котором хранится нулевой код, изменяет ЗОего значение на 11 и приводит кпоявлению сигнала на выходе перемножения регистра. Данный. сигнал, пройдя через девятый элемент 26 ИЛИ, пос.тупает на счетный вход счетчика 1.5адреса и увеличивает его содержимоена единицу, Таким образом, на адресных входах блоков 1 - 4 постояннойпамяти адрес уставок сформирован,В восьмом такте на адресных выхо- щОдах 17 устройства появляется унитарный код, определяющийся подключающийся к входам 66 кода параметра датчик.В этом же такте код адреса контролируемого параметра 1,адрес коррекции) 45с выхода счетчика 15 адреса появляется на выходах второго коммутатора 42,так как на одном из входов седьмогоэлемента 32 И присутствует логическая "1" с единичного выхода триггера 5045, а на другом - логический "0" свыхода четырнадцатого элемента 36 И.В девятом такте устройство функционирует точно так же, как и в четвертом.55В десятом такте устройство работает аналогично пятому такту, но с выхода второго сумматора 49 информация принимается во второй регистр 48,вход обнуления которого теперь незаблокирован сигналом с единичноговыхода триггера 45,В одиннадцатом такте одновременнос появлением уставок на нижнее иверхнее допустимые значения параметрана выходах регистров 50 и 51 соответственно,на входы 66 кода параметрапоступает реальное значение параметра.Одновременно устанавливается в "0счетчик 58 времени сигналом с выходавторого элемента 59 ИЛИ и на управляющие выходы 78-80 поступает результат сравнения со второй и третьейсхем 64 и 65 сравнения. На выходевторой. схемы 64 сравнения появляетсясигнал, если код параметра меньшекода нижней границы допуска по значению, На выходе третьей схемы 65сравнения сигнал появляется в томслучае, если значение параметрабольше верхней границы допуска позначению.В следующем двенадцатом тактезначение интервала изменения параметра, хранящееся во втором регистре48, уменьшается на единицу очереднымсигналом на входе вычитания регистра48, Этим же сигналом, проходящим че"рез пятый элемент 57 И, увеличивается значение кода в счетчике 58 времени время нахождения параметра запределами допуска), еспи на выходепервого элемента 61 ИЛИ - логическаяВ противном случае содержимоесчетчика 58 времени не изменяется,Двенадцатый такт повторяется дотех пор, пока на выходе переполнениявторого регистра 48 не появится сигнал. Тогда устройство переходит ктринадцатому такту.В тринадцатом такте работа устройства аналогична седьмому такту с тем отличием, что сигнал переполне - ния, пройдя через девятый элемент 26 ИЛИ, открывает первый и второй элементы 55 и 56 И, Если значениереального времени нахождения параметра за пределами допуска, определяемого кодом счетчика 58 времени, больше допустимого времени, определяемого кодом первого, регистра 46, то сигнал появляется на выходе 76, в противном случае - на выходе 77,На этом обработка очередного параметра заканчивается и устройствоприступает к обработке следующего,начиная с восьмого такта,Такты с восьмого по тринадцатыйповторяются до тех пор, пока воче- .редном десятом такте не появится код1. 1 в третьем регистре 50 и00 во. втором регистре 48. Этосоответствует адресу, для которогосодержимое ячеек блоков памяти явля Оется вспомогательным, ему, так жекак и адресу 00, не соответствует ни .один из параметров. Затемустройство переходит к шестому тактуработы и цикл обработки параметров . 5повторяется, процесс. контроля и регулирования параметров прекращается припоявлении сигнала на. входе 67 останова устройства,20Запись значений коррекции в блоки 11 - 14 оперативной памяти производится непосредственно в процессе работы устройства следующим образом.На входах 68 адреса коррекции устанавливается адрес корректируемого параметра, на входах 69 - код коррекции, на входе 70 - знак коррекции (единица соответствует отрицательному знаку) . На один из входов 72-75 типа30 уставки в частном случае - на несколько) подается высокий уровень напряжения для выбора типа корректируемой уставки, После этого подается сигнал на управляющий вход 71 ввода коррекции. По этому сигналу в регистрЗ 5 41 коррекции принимается прямое или ,инвертированное на группе элементов 44 НЕ значение коррекции со входов 69, В случае отрицательного знака коррекции на управляющем входе первого коммутатора 43 - логическая "1", и на его выходе присутствует инвертированное значение кода коррекции. После приема информации в регистр 41 коррекции на его счетном входе если знак коррекции отрицательньпл) появляется сигнал с выхода девятого элемента 34 И, один вход которого открыт логическойединицей со входа 70 знака коррекЦии, а другой - высоким уровнем напряжения с выхода третьего элемента 21 задержки, К моменту появления сигнала на счетном входе регистра коррекции на его управляющем входе уже присутствует логический "0", что определяется длительностью сигнала на входе 71 ввода коррекции. При увеличении обратного кода в регистре 41 коррекции на еди" ницу в нем формируется дополнительный код коррекции, сложение которого с уставкой эквивалентно вычитанию прямого кода коррекции из уставки.Запись коррекций в блоки 11-4 оперативной памяти выполняется в промежутках между считыванием ее из блоков 1-4 и 11-14.Восьмой элемент 27 ИЛИ, выход которого соединен а одним из входов четырнадцатого элемента 36 И, открывается сигналом, прошедшим через второй элемент 22 задержки со входа 71 ввода коррекции. При поступлении на другой вход элемента 36 И переднего фронта сигнала с выхода генератора60 импульсов на его выходе появляетсялогическая "1", открывающая седьмойэлемент 32 И, на другом входе которого - высокий уровень напряжения снулевого выхода - триггера 45, В результате этого на адресные входы блоков 11-14 оперативной памяти через второй коммутатор 42 проходиткод со входов 68 адреса коррекции. В этот момент. на входах записи тех блоков 11-14 оперативной памяти, на соответствующих которым входах 72-76типа уставки присутствует единица, появляется сигнал записи, по которому код коррекции с выходов регистра 41 коррекции принимается в соответствующие ячейки блоков 1-14 оперативной памяти. Сигнал записи проходит через элементы 37-40 И с выхода четырнадцатого элемента 36 И через шестой элемент 23 задержки. При завершении записи коррекции на выходе второго коммутатора 42 появляется код из счетчика 15 адреса в результате закрытия седьмого элемента 32 И задним фронтом импульса с генератора 60 импульсов. Время запаздывания сигнала на четвертом элементе 19 задержки таково, что до появления сигнала считывания на входах блоков 1-4, 11-14 все действия, связанные с записью коррекции в блоки 11 -14 оперативной памяти, успевают закончиться.ТАппаратурная реализации коррекции уставок в процессе контроля и регулирования параметров в данном устройстве позволяет уменьшить стоимость устройства и увеличить его быстродействие, Такое устройство является более простым в обслужива 124949нии и потому может эксплуатироватьсяменее квалифицированными специалистами5Формула изобретения Устройство для контроля и регулирования параметров, содержащее последовательно соединенные с первого по 10 четвертый блоки постоянной памяти, с первого по четвертый сумматоры и с первого по четвертый регистры, выходы первого регистра соединены с первыми входами лервой схемы срав - 15 нения, вторые входы которой соединены с выходами счетчика времени, а выходы - с первыми входами первого и второго элементов Й, выходы третьего и четвертого регистров подключе. 20 ны к первым входам второй и третьей схем сравнения соответственно, вторые входы которых объединены между собой и являются входами кода параметра устройства, а выходы соедине ны с первыми входами третьего и четвертого элементов И соответственно, первый элемент ИЛИ, входы которого соединены с выходами третьего и чет-, вертого элементов И, а выход - через З 0 пятый элемент,И со счетным входом счетчика времени, вход обнуления которого подключен к выходу второго элемента ИЛИ, генератор импульсов, вход запуска которого через первый З 5 элемент задержки соединен с входом пуска устройства, а вход останова является входом останова устройства, счетчик адреса, соединенный выходами с адресными входами блоков ностоян ной памяти и входами дешифратора выходы которого являются адресными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения путем обеспе чения возможности оперативного введения коррекций уставок в процессе экс. плуатации, в него введены с первого по четвертый блоки оперативной памяти, регистр коррекции, первый и вто рой коммутаторы, со второго по шестой элементы задержки, с третьего по девятый элементы ИЛИ и с шестого по четырнадцатый элементы И, группа элементов НЕ и триггер, вход установки в 55 единицу которого соединен с выходом первого элемента задержки и с первым . входом второго элемента ИЛИ, а вход установки в нуль - с выходом шестогоэлемента И и первым входом третьегоэлемента ИЛИ, нулевой выход триггераподключен к вторым входам первого,второго, третьего, четвертого и седь.мого элементов И, единичный"выходтриггера соединен с первыми входамивосьмого элемента И, с четвертого повосьмой элементов ИЛИ и с входами обнуления второго регистра и регистракоррекции, счетный . вход которогосоединен с выходом девятого элементаИ, управляющий вход - с входами второго и третьего элементов задержки ис входом ввода коррекции устройства,информационные входы регистра коррекции соединены с выходами первого коммутатора, а выходы - с информационными входами блоков оперативной памяти, адресные входы которых подключены к выходам второго коммутатора,а входы считывания объединены с входами считывания блоков постоянной памяти и подключены к выходу четвертогои входу пятого элементов задержки,входы записи первого, второго, третьего и четвертого блоков оперативнойпамяти соединены с выходами десятого,1одиннадцатого, двенадцатого и тринадцатого элементов И соответственно, выходы с первого по четвертыйблоков оперативной памяти подключенык вторым входам с первого по четвертый сумматоров, первые входы второгокоммутатора соединены с выходамисчетчика адреса вторые Входы являются входами адреса коррекции устройства, а управляющий вход второгокоммутатора соединен с выходом седьмого элемента И, второй вход которого соединен с выходом четырнадцатого элемента Ки с входом шестогоэлемента задержки, выход шестогоэлемента задержки подключен к первымвходам с десятого по четырнадцатыйэлементов И, вторые входы которыхсоединены с выходами седьмого, шестого, пятого и четвертого элементовИЛИ соответственно, вторые входы счетвертого по седьмой элементов ИЛИявляются входами типа уставки устройства, первый вход четырнадцатогоэлемента И объединен с вторыми вхо-.дами пятого и восьмого элемента И,с вычитающим входом второго регистра и подключен к выходу генератораимпульсов, второй вход четырнадца 1249491 12того элемента И подключен к выходувосьмого элемента ИЛИ, второй входкоторого соединен с выходом второгоэлемента задержки, первый вход девятого элемента ИЛИ подключен к выходу восьмого элемента И, второйвход - к выходу переполнения второгорегистра, а выход - к третьему входам первого и второго элементов И,к входу четвертого элемента задержки и к счетному входу счетчика адреса, вход обнуления которого подключен к выходу третьего элемента ИЛИ,соединенного вторым входом с входом пуска устройства, управляющиевходы с первого по четвертый регистров объединены с вторым входом второго элемента ИЛИ и подключены к вы.ходу пятого элемента задержки, выходы третьего регистра соединены свходами шестого элемента И, входыкода коррекции устройства соединены с,первыми входами первого коммутатораи через группу элементов НЕ - с вторыми входами первого коммутатора,1 р управляющий вход которого соединенс первым входом девятого элемента Ии с входом знака коррекции устройства, второй вход девятого элементаИ соединен с выходом третьего эле"15 мента задержки, выходы первого ивторого элементов И и первого элемента ИЛИ являются управляющими выходами устройства,249491 ставитель Ю. Апаринхред Н Бонкало Корректор А, Обручар актор П, Косс Проектная,оизводственно-полиграфическое предприятие, г, Ужгоро 23/48 Тираж 836 ВНИИПИ Государственного комите по делам изобретений и откр 113035, Москва, Ж, Раушская