Интегральная логическая схема

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(54) ИНТЕГРАЛЬНАЯ ЛОГИЧЕСКАЯ СХЕМА Изобретение относится к микроэлектронике и может быть использовано в вычислительной технике, в системах дискретной автоматики.Известен ТТЛ элемент, содержащий входной многоэмиттерный транзистор, подсоединенный коллектором к базе транзистора парафазного каскада, кол лектор которого, в свою очередь, соединен с базой первого транзистора о выходного каскада, выполненного на двух последовательно включенных через диод транзисторах, а эмиттер подключен к базе второго транзистора выходного каскада1.15Недостатком известного элемента является необходимость выполнения технологической операции легирования золотом для обеспечения достаточного быстродействия схемы.гоИзвестно также устройство, содержащее входной многоэмиттерный транзистор, подсоединенный коллектором к базе первого транзистора парафазного каскада, коллектор которого соединен с базой первого транзистора выходного каскада, выполненного на двух последовательно включенных через диод транзисторах. Эмиттер первого транзистора парафазного каскада подключен к базе второго транзистора выходного каскада через резистор и непосредственно " к базе второго транзистора парафазного каскада, коллектор и эмиттер которого соединены собтветственно с коллектором первого транзистора парафаЗ- ного каскада и коллектором второго транзистора выходного каскада, эмиттейом соединенного с общей шиной2 .Известное устройство предполагает повышение быстродействия за счет ограничения насыщения выходного транзистора, однако не исключает потери в быстродействии и относительный рост потребляемой мощности в связи с инверсным включением входного много3 100148 эмиттерного транзистора при логической "1" на входе и налицием двух насыщенных транзисторов в парафазном каскаде. Указанные недостатки схемы делают целесообразным ее применение з лишь в условиях узких температурных диапазонов.Цель изобретения - повышение быстродействия и уменьшение потребляемой мощности. 6Поставленная цель достигается тем что в устройство, содержащее входной многоэмиттерный транзистор, база которого через резистор соединена с шиной питания, коллектор - с базой пер-вого транзистора парафазного каскада коллектор которого соединен с коллектором второго транзистора парафазного каскада и базой первого транзистора выходного каскада, коллектор которого 20 через резистор соединен с шиной пита-. ния, эмиттер через диод - с коллектором второго транзистора выходного кас када эмиттер которого соединен с обцей шиной, база - с эмиттером перво го транзистора парафазного каскада и через резистор с общей шиной, коллектор первого транзистора парафазного каскада через резистор соединен с шиной питания, введен резистивный делитель, включенный между базой и коллектором входного многоэмиттерного транзистора, средняя точка которогоподклюцена к базе второго транзистора парафазного каскада, эмиттер которого подключен к эмиттеру первого транзистора выходного каскада, база которого соединена с .одним из эмиттеров входного многоэмиттерного транзистора. 4 О На чертеже изображена схема предлагаемого устройства.Устройство содержит входной многоэмиттерный транзистор 1, подключенный базой через резистор 2 к шине питания,45 а коллектором - к базе первого транзистора 3 парафазного каскада, коллектор которого через резистор 4 подключен также к шине питания.Выходной каскад схемы содержит резистор 5 и два последовательно включенных через диод 6 транзистора 7 и 8. При этом коллектор транзистора 7 подключен к шине питания через резистор 5 база транзистора 7 подключена к коллектору транзистора 3, эмиттер транзистора 7 подключен к аноду диода б. Коллектор транзистора 8 подклю 0 4чен к катоду диода 6 и выходу 9, базатранзистора 8 подключена к резистору10, второй вывод которого подключенк общей шине.Между базой и коллектором входногомногоэмиттерного транзистора 1. включен резистивный делитель, состоящийиз последовательно включенных резисторов 11.и 12, к общей точке которыхподключена база транзистора 13 парафазного каскада, коллектор и эмиттеркоторого соответственно подключенык коллектору транзистора 3 и анодудиода б.Все эмиттеры входного многоэмиттерного транзистора 1, кроме одногодополнительного, подключены к входам14 схемы, дополнительный эмиттер транзистора 1 связан с коллекторами транзисторов 3 и 3 парафазного каскада,Предлагаемое устройство работаетследующим образом.При подаче на входы 14 низкого уровня напряжения логического "0" транзистор 3 парафазного каскада будетзакрыт, При этом буДет также закрыттранзистор 8, в базу которого невтекает ток. На выходе 9 микросхемысоздается высокий уровень напряжения,,а входной транзистор благодаря действию обратной связи с базы на коллектор церез резисторы 11 и 12 ограниченно насыщается,аПри подаче на входы 14 высокогоуровня логической "1" транзистор 3открывается и через него течет ток вбазу транзистора 8 и в резистор 10.При этом в начальный момент, когдатранзистор 8 еще не включился и наего коллекторе имеется высокий уровень напряжения, в базу транзистора8 задается избыточный ток, обеспечивающий быстрое его включение, иногдакак через транзистор 13 ток протекатьне может, поскольку напряжение на егобазе равно Ов+ 0 э.+ 0,где0 ка и 09- прямое напряжение напереходах база - эмиттер соответственно транзисторов 8 и 3; 0 р, -падениенапряжения на резисторе 12.Как только включится транзистор 8напряжение на его коллекторе становится равным падению напряжения нарезисторе 12 (0,25 В) открываетсятранзистор 13, и часть тока, протекавшая ранее через транзистор 3, потечет через транзистор 13 и диод 6в коллектор транзистора 8. Базовый6формула изобретения 1001480 5ток транзистора 8 уменьшится (его величина будет определяться коэффициентом усиления транзистора 8), а весь избыточный ток будет протекать через транзистор 13 в коллектор вы ходного транзистора 8.При этом напряжение между коллектором и эмиттером транзистора 3 достигает значения, равного падению напряжения на резисторах 11 и 12, и фиксов сируется на этом уровне 0,5 В) благодаря действию отрицательной обрат,ной связи с базы на коллектор транзистора 3 через дополнительный эмиттер входного транзистора 1.1Падение напряжения на резисторах 11 и 12, включенных параллельно переходу коллектор - база транзистора 1, ниже уровня, при котором коллекторный переход начинает инжектировать. 2 в Поэтому при уровне напряжения логической "1" на входах 14 исключена воэможность потребления как импульсного, так и статического тока.Таким образом обеспечивается огра-ничение степени насыщения транзисторов 3 и 13 парафазного каскада и транзистора 8 выходного каскада.Если теперь на входах 14 вновь создавать низкий уровень напряжения, .ЗО транзисторы 3 и 13 быстро выключаются, при этом прекращается ток в базы выходного транзистора 8, который также в силу отсутствия избыточного базового заряда быстро выключается. При зз этом существенно уменьшается бросок тока при выключении схемы.Таким образом в предлагаемом устройстве обеспечивается ограничение насыщения всех активных элементов 40 схемы, что способствует увеличению ее быстродействия беэ применения диффузии золота и повышению экономичнос,ти: Интегральная логическая схема, содержащая входной многоэмиттерный транзистор, база которого через резистор соединена с шиной питания, коллектор - с базой первого транзистора парафазного каскада, коллектор которого соединен с коллектором второго транзистора парафазного каскада и базой первого транзистора выходного каскада, коллектор которого через резистор соединен с шиной питания, эмиттер через диод - с коллектором второ" го транзистора выходного каскада, эмиттер которого соединен с общей шиной, база - с эмиттером первого транзистора парафазного каскада и че" рез резистор с общей шиной, коллектор первого транзистора парафазного каскада через резистор соединен с шиной питания, о т л и ч а ю .щ а я с к тем, что, с целью увеличения быстродействия и уменьшения потребляемой мощности, введен резистивный делитель, включенный между базой и коллектором входного многоэмиттерного транзистора, средняя точка которого подключена к базе второго транзис 1 ора парафазного каскада, эмиттер которого подключен к эмиттеру первого транзистора выход" ного каскада, база которого соединена с одним из эмиттеров входного многоэмиттерного транзистора. Источники информации,принятые во внимание при экспертизе 1. Дж, Скорлет. ТТЛ интегральныесхемы и их применение. И., "Ийр",1974, с.52, фиг.3.13.2. Авторское свидетельство СССРпо заявке У 2343681/18-21,кл. Н 03 5( 19/08, 1976.1001480 А,ЯновА.Ач Составитова Техр эктор А.ф ректор С.йекм атент", г. Ужгород, ул. Проек л ППП каз 1445/75 Тираж 934 Подписн ВНИИПИ Государственного комитета ССС по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д