Интегральная логическая схема

79 фзистора 10 соединен с источником питания, база - с эмиттером транзистора 3, с анодом дополнительного диода 11, катод которого подключен к выходу 8, и с резистором 12, второй конец которого подклюцен к аноду диода 13, катод которого соединен с общей шиной, эмиттер транзистора 10 соедиНа чертеже изображена схема устройства.Устройство содержит входной многоэмиттерный транзистор 1, база которого подключена к источнику питания через резистор 2 и фазоразделительный транзистор 3, коллектор которого через резистор 4 подключен к источнику питания. База транзистора 3 соединена с коллектором и базой транзисто-, ра 1. В схеме имеется ускоряющая цепь, состоящая из транзистора 5, ба- в за которого соединена с коллектором транзистора 3, коллектор через резистор б - с источником питания, а эмиттер - с анодом диода 7, катод которого соединен с выходом 8 и коллектором выходного транзистора 9, эмиттер транзистора 9 подключен к общей шине питания, коллектор дополнительного тран" 3 1001 чению времени включения выходного транзистора и росту потребляемой мощности при повышении частоты переключения (эа счет развития бросков импульсных токов), а также ограничению нагруэочной способности в состоянии логического "0".Цель изобретения - уменьшение по.- требляемой мощности и увеличение быстродействующей нагрузочной способ в ности.Поставленная цель достигается тем, что в интегральную логическую схему, содержащую входной многоэмиттерный транзисторбаза которого через ре зистор соединена с виной питания, коллектор - с базой фазоразделительного транзистора, коллектор которого через резистор соединен с шиной питания и базой транзистора ускоряющей цепи, коллектор которого через резистор соединен с шиной питания, эмиттер через диод - с коллектором выходного транзистора и выходом эмиттер выход 1ного транзистора соединен с общей ши ной, введен дополнительный транзистор, коплектор которого соединен с шиной питания, база - с эмиттером фазоразделительного транзистора, через дополнительный диод - с коллектором выходного зв транзистора и через последовательно соединенные диод и резистор - с общей шиной, эмиттер дополнительного транзистора соединен через соответствующио резисторы с общей шиной и базой выходного транзистора, при этом коллектор выходного многоэмиттерного тран. зистора подключен к его базе. нен с резисторами 1 ч и 15, вторые концы которых соединены соответственнос общей шиной питания и базой транзистора 9. Эмиттеры транзистора 1подключены к входу устройства. Предлагаемое устройство работаетследующим образом.Если на часть входов 16 (или навсе) подан низкий уровень напряжения,Фазоразделительный транзистор 3 закрыт, следовательно, закрыт и выходной транзистор 9, так как в базу его не втекает ток, и на выходе 8 схемы - высокий уровень напряжения.Если на все входы 16 подать высокий уровень напряжения, фазоразделительный транзистор 3 откроется и через него потечет ток, который разветвится: часть потечет в цепь, состоящую из резистора 12 и диода 13, а часть - в базу транзистора 10, включенного по схеме эмиттерного повторителя, При этом в базу транзистора 9 задается избыточный ток, обес-печивающий его быстрое включение, причем величина этого избыточного тока может быть весьма значительной и ограничивается, практически, лишь резистором 15, сопротивление которого выполняется небольшой величины.В начальный момент времени, когда транзистор 9 еще не включился, ток через диод 11 протекать не может и падение напряжейия на резисторах 1 и 12 примерно равны, Напряжение на базе транзистора 5 быстро снижается, что также способствует более быстрому включению выходного транзистора 9. Как только включится выходной транзистор 9, и на его коллекторе напряжение станет равным. падению напряжения на прямосмещенном р-п-переходе, через диод 11 начинает протекать ток, ответвляющий часть тока из базы дополнительного транзистора 1 О в кол" лекторную часть выходного транзистора 9.Таким образом, через транзистор 10 протекает ток, необходимый лищь для.создания на резисторе 14 падения5 1001напряжения, равного прямому падениюнапряжения на база-эмиттерном переходе выходного транзистора 9 и базовый ток транзистора 9.При этом уменьшается базовый ток зтранзистора 10 и его величина определяется коэФФициентом усилениятранзистора 9, а весь избыточный токпротекает через диод 11 в коллектортранзистора 9.оТаким образом, обеспечиваетсяограничение степени насщения выходного транзистора 9, снижение потребляемой мощности, так как резистор 4.может в этом случае быть сравнительно 1 Збольшой величины, поскольку не он определяет величину базового тока транзистора 9 а также повышение нагрузочной способности схемы в состояниилогического "0", так как при увеличении тока нагрузки часть тока, про-.текающего через диод 11, перераспределяется в базу дополнительного транзистора 10 и вызывает увеличение базового тока транзистора 9,25Бсли теперь на части входов 16(или на всех) вновь создать низкийуровень напряжения, транзистор 3 выключается, при этом прекращается токв базу выходного транзистора, а так зфкак отсутствует избыточный базовыйток, выходной транзистор 9 быстро вы.ключается, При этом будет существенно меньшим и бросок тока при выключении схемы через Форсирующую цепь. 35Формула изобретенияИнтегральная логическая схема,содержащая входной многоэмиттерный 79 6транзистор, база которого через. резистор соединена с шиной питания, кол. лектор - с базой фазоразделительно 1 о транзистора, коллектор которого через резистор соединен с шиной питания и базой транзистора ускоряющей цепи, коллектор которого через резистор соединен с шиной питания, эмиттер через диод - с коллектором выходного тран" зистора и выходом, эмиттер выходного транзистора соединен с общей шиной, о т л и ч а ю щ а я с я тем, что, с целью уменьшения потребляемой мощности, увеличения быстродействия и нагрузочной способности, введен дополнительный транзистор, коллектор которого соединен с шиной питания, база - с эмиттером Фазоразделительного транзис тора, через дополнительный диод - с коллектором выходного транзистора и через последовательно соединенные диод и резистор - с общей шиной, эмиттер дополнительного транзистора соединен через соответствующие резисторы с общей шиной и базой выходного транзистора, при этом коллектор входного мно" гоэмиттерного транзистора подключен к его базе.Источники инФормации, принятые во внимание при экспертизеАвторское свидетельство СССР Ю 305587, кл, Н 03 К 19/00, 1976.2. Шагурин И.И. Транзисторно-транзисторные логические схемы. И., "Советское радио", 1971, с 96,рис. 3, ча (прототип).Тираж 93 ПодписноеИ Государственного комитета СССРделам изобретений и открытийМосква, Ж, Раущская наб., д. М 5 1303 лиал ППП "Патент", г, Ужгород, ул, Проевтна Составитель А,Янов дактор А.Власенко Техред А.Ач Корректор Г,Яекмар