Имитатор дискретного канала связи с ошибками синхронизации

Союз СоветскихСоциалистическихРеспублик ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 934479(51) М. Кл, 6 06 Р 15/20 3 Ьеуяарстеапвя квинтет СССР в делам язоВретеняй н втхритнйТОР ДИ БКАМ РЕТНОГО КАН ИНХРОНИЗАЦ ЯЗИ ок проме вым вхоой вход т к Изобретение относится к радиотехнике и может быть использовано для ста тистического моцелирования систем передачи дискретных сообщений.По основному авт. св. М 707183 известен имитатор дискретного канала свя- ф зи с ошибками синхрснизации, содержащий сумматор по модулю два, выход и первый вход которого являются соответ-. ственно выходом и первым входом имита-тора, блок синхронизации, первый вход ко-то торого является вторым входом имитатора, а вькод соединен с вхоцом тенерат ра марковской последовательности, первый выход которого соединен с вторым вхоцом блока синхронизации и с входом датчика случайных чисел, блок промежу точной памяти, пороговый сумматор и элемент И, выход которого соединен с вторым входом сумматора по модулю ва, а первый и второй входы элемента И подключены соответственно к вьиоду порогового сумматора и к второму выходу генератора марковской последовательности,третий выхоц которого через блжуточный памяти соединен с пер цом порогового сумматора, втор которого подключен к выходу ца чи а случайнык чисел Г 1.Недостатком,известного имитатора яв. лается то, что он моделирует только ошибки трансформации и не учитываеъ ошибки синхронизации, которые проявляются в выпадении и вставках символов в информационную последовательность, что снижает достоверность моделирования дискретного канала связи. ль изобретения - повышение т Поставленная цель цсстигается тем, что в имитатор введены дополнительный элемент И, сдвиговый регистр, дешифратор и коммутатор, причем вход сцвигового регистра является первым входом ими татора, выходы сдвиговогорегистра подключены к информационным входам комму татора, выход которого соединен с первым3 9344 входом сумматора по модулю Рва, второй выход генератора марковской последовательности соединен с первым входом дополнительного элемента И, второй вход которог"о подключен к первому Выходу цшифратора, вход которого соецинен с первым выходом генератора марковской последовательности, первый и второй выходы дещифратора, а также выход дополнительного элемента И соеанены соответс 16 венно с первым, вторым и третьим управ-. ляющими входами коммутатора.На чертеже прецставлен предлагаемый имит атор.Имитатор содержит блок 1 синхрони зации, генератор 2 марковской последовательности, блок 3 промежуточной намяпг, пороговый сумматор 4, датчик 5 случайных чисел, элемент И 6, сумматор 7 по модулю цва, сдвигающий регистр 8, ком Е мутатор 9 дешифратор 10, элемент И 11,Имитатор работает следующим образом, В начале работы внешний синхроимпульс запускает блок 1, который вырабатывает сигнал, запускающий генератор 2 марков ской последовательности. На первом такте работы генератор 2 марковской последовательности на втором его выходе появляется сигнал, который опрашивает логический элемент И 6. Этим же сигналом через ключ 11, поскольку на его первый вход сигнал запрета с цешифратора 10 не поступал, опрашивается реверсньный коммутатор 9, а так как в начале работы реверсиьный коммутатор 9 находится вП 35 состоянии гп= - , то при опросе он пропускает информацию с гп разряда сдвигающего регистра 8 на вход сумматора 7 по модулю два, Поскольку на входы поро гового сумматора 4 ничего не подавалось,.40 то на входе элемента И 6 присутствует низкий уровень, и при его опросе на вход сумматора 7 по моцудю два сйгнал не поступает. После окончания цикла поиска, состояние цепи Маркова на выходе генератора марковской последовательности .по 45 является код состояния цепи Маркова С;, который задает адрес ячейки промежуточного блока 3 памяти, в которой хранится соответствующая условная вероятность ошибкиКроме тога, код состоянияЯ поступает также на вход дешифратора 10, на первом выходе которого появляется сигнал, переводящий реьерсивный комщгатор из состояния в (пъ-Ц, если код состояния цепи Маркова соответствует фф состоянию, в котором происходит выпадание симврла. На втором выходе дешифратора 10 появляется сигнал, когда коц 79 4 состояния соответствует вставке символа,:и переводит реверсиьный коммутатор 9из 1 тт в (1 с+Ц, а также запрещает егоопрос через Ключ 11. Если коц не соответствует ни вставке, ни выпадению символа в информапионной последовательности, то сигналов на выходе дешифратора10 нет, и не изменяется состояние реверсивного коммутатора 9. При его опросесчитывается информация с т разрядасдьигающего регистра 8, информация в котором автоматически сдвигается по приходу слецующе го информационного символа Ъ, Одновременно с кодом состояния на третьем выхоце генератора 2 марковской последовательности появляется сигнал, который подготавливает блок 1 к новому циклу и опрашиьает датчик 5 случайных чисел, который вырабатывает случайное равнораспределенное число, Это число подается на вход порогового сумматора 4, на второй вход которого поступает из блока 3 памяти соответствующая условная вероятность ошибки. Сигнал на выходе порогового сумматора 4 появляется в томслучае, когда сумма этих цьух чисел больше единицы. коммутатора позволяет моделировать как ошибки трансформации, так и синхронизаС приходом следующего синхроимпульса снова запускается генератор 2 марковскойпоследовательности, и на втором такте его работы .опрашивается логический элемент И 6, а через ключ 11 - реверсивный коммутатор 9. В результате на выходе элемента И 6 появляется сигнал ошибки, а иа выходе реверсивного коммутатора 9- информационный сигнал, которые поступают на входы сумматора 7 по морулю цва, где происходит сложение информационного сигнала с сигналами ошибки.Если код состояния соответствует выпаданию символа, то на выходе реверсивного коммутатора 9 находится информа ция изгп-Ц разряда, а на выходе элемента И 6 - всегда фОф, так как в блоке 3 памяти для этого состояния записана условная вероятность, равная "Оф, Если коц состояния соответствует вставке, то на выходе реверсивного коммутатора 9 находится уф, так как его опрос запрещен сигналом с выхода дешифратора 10 на ключ 11, причем состояние реверсивного коммутатора 9 увеличивается на еаи ницу, и на выходе элемента И 6 находится сигнал вставки либо ф 1 ф с вероятностью .агбо юО". с вероятностью (1 - ЕСВключение в схему дешифратора, сдвигающего реестра, ключа и реверсивногоСоставитель Л.дактор Н, Чубелко Техред И,Гайцу орь яиц-Чтенц . Корректор Ю, Макаренко Подпис 5 Тираж 73 Государственного ком лам изобретений и от осква, Ж ЗБ; Раушс аказ 3937/ВНИИПИ итета СССР ытийая наб., д 4 Филиал ППП Патент", г. Ужгород, ул. Проектная, с 5 934479 6 ции, что приводит к повышению точности соединен с первым входом суммутсра по моделирования дискретного канала свяж, модулю два, второй выход генераторамарковской последовательнссти соединенс первым входом доподштельного эдвмее Ф о р м у л а и з о б р е т е н и я Б та И, второй вход которого подключи ипервому выходу дешифратора,вход кото Имитатор дискретного канала связи с рого соединен с первым выходом генера ошибками синхронизации по авт. св. тора марковской последовательности, пар. И 707183, о т л и ч а ю щ и й с я вый и второй выходы дешифратора, а тактем, что, с целью повышения точности, 1 о же выход дополнительного элемента И со в устройство дополнительно введены до- соединены соответственно с первым, вто .полнительный элемент И, сдвиговый ре- рым и третьим управлякмцими входами истр, дешифратор и коммутатор, причем коммутатора. вход савигового ремстра является пер- Ист очники йнформации, вым входом имитатора, выходы сдвиговоз принятые во внимание при экспертизе го ре 1 мстра подключены к информацион.Авторское свидетельство СССР ным входам коммутатора, выход которого М 707183, кл. 6 06 Р 15/20, 1978