Преобразователь двоичного кода в последовательность импульсов

(54) ПР В ПОСЛЕ (57) И автома и може ения р дискре ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свиде275528, кл. С 06 РАвторское свидете785865, кл. С 06 Г ОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДАОВАТЕЛЬНОСТЬ ИМПУЛЬСОВбретение относится к областики и вычислительной техникибыть использовано для построличных устройств обработкиой информации. Цель изобретения - повышение быстродействия преобразователя. В устройство, содержащее генератор 1 тактовых импульсов,многоканальный узел 2 преобразования.параллельного кода в последовательный, элемент ИЛИ 3, введены триггер4, группа блоков 5 - 1 - 5 - (и)подсчета единиц, группа элементов И6 - 1 - 6 - (п)и элемент И 7. Поокончании преобразования входногокода узел 2 самоблокируется идалееимпульсов на информационных выходахканалов не формирует, при этом наего выходе конца работы появляетсясигнал, переключающий триггер 4, навыходе которого при этом появляетсяединичный сигнал. 1 з.п. ф-лы, 4 ил.127Изобретение относится к автоматике и вычислительной технике и можетбыть использовано для построенияразличных устройств обработки дискретной информации.Цель изобретения - повьыение быстродействия преобразователяНа фиг. 1 изображена структурнаясхема преобразователя; на Фиг. 2 и3 - структурная схема узла преобразования параллельного кода в последовательность импульсов; на Фиг, 4структурная схема блока подсчета единиц.Преобразователь двоичного кода впоследовательность импульсов содержит (Фиг. 1) генератор 1 тактовыхимпульсов, многоканальный узел 2преобразования параллельного кода впоследовательный, элемент ИЛИ 3,триггер 4, группу блоков 5-1 - 5(и) подсчета единиц группу элементов И 6-1 - 6 - (п), элемент И 7,группу информационных входов 8, инФормационный выход 9, выход 10 конца работы,Генератор 1 тактовых импульсов соединен выходом с тактовым входом многоканального узла 2 преобразования параллельного кода в последовательный, группа информационных входов которого является группой информационных входов 8 преобразователя, выход конца работы многоканального узла преобразования параллельного кода в последовательный соединен с единичным входом триггера 4, информационный выход первого канала - с первым входом элемента ИЛИ 3, информационный выход .-го канала (2п) - с суммирующим входом блока 5-(-1) подсчета единиц, прямой выход триггера 4 соединен с первыми входами всех элементов И 6 вторые входы которых соединены с выхоцом генератора 1 тактовых импульсов, второй выход блока 5-1 подсчета ециниц соединен с третьим входом элемента И 6.3 (1 с 1 ( п), выход которого соединен с вычитающим водом блока 5-3 подсчета единиц и (3+1)-м входом элемента ИЛИ 3, первый выход каждого блока подсчета единиц 5-К соединен с (К+3)-ми входами каждого элемента 6-ш (1 ы К 6 п, К+1 ( ш а и) .и 1-м входом элемента И 7, и-й вход которого соединен с выходом триггера 4, выход элемента ИЛИ 3 соединен 7115 2с информационным выходом 9 преобразователя, а выход элемента И 7 - с выходом 10 конца работы преобразователя,Многоканальный узел 2 преобразования параллельного кода в последовательный соцержит (Фиг, 2) регистры11-1 - 11-и сдвига, элементы И 12-1 12-и и элемент И 13, тактовый вход 14, вход 15 разрешения записи, выход 16 конца работы, группу информационных выходов 17, причем тактовые входы регистров 11 сдвига соединены стактовым входом 14 узла, а входы разрешения записи - с входом 15 раэрешения записи узла, а информационные входы - с информационными входами 8 узла, выходы (инверсные) разрядов регистра 11-. сдвига (=1п) соединены с входами элемента И 12-,выходы элементов И 12 соединены свходами элемента И 13, выход которого соединен с выходом 16 конца работы узла, выход переноса регистра11- сдвига является информационнымвыходом 17-1. д-го канала многоканального узла преобразования параллельного кода в последовательный,Многоканальный узел 2 преобразованчя параллельного кода в последовательный содержит (Фиг, 3) распределитель 18 импульсов, группу элементов И 19-1 - 19-п, груп,.у элементовИЛИ 20-1 - 20-п, причем тактовыйвход регистра сдвига соединен с тактовым входом 14 узла, выход его последнего разряда -с выходом 16 концаработы узла, а выходы разрядов - спервыми входами элементов И 19-119-п групп, вторые входыкоторых соединены с информационнъщи входами 8 узла,авыходы - с входами элементов ИЛИ 20-1 -20-п,выход элемента ИЛИ 20- являетсяинформационным выходом 17-х -го каналамногоканального узла преобразования па;раллельного кода в последовательный.Блок 5 подсчета единиц содержит реверсивный счетчик 21, элемент ИЛИ 22,элемент НЕ 23 (фиг. 4).Функционирование устройства происходит следующим образом. В исходном состоянии блоки 5 подсчета единиц сброшены, на выходе триггера 4 имеется нулевой логический сигнал. Преобразуемый код подан на информационные входы 8 преобразователя, а при выполнении многоканального узла преобразования параллельно3 1277 го кода в последовательный в соответствии с фиг. 2 он записан в регистры сдвига. При поступлении тактовых импуль сов с выхода генератора 1 на тактовый вход многоканального узла 2 преобразования параллельного кода в последовательный, последний преобразует параллельный код на 1-й группе 10 информационных входов 8 преобразователя (=1п) в последовательный код на информационном выходе 1-го канала узла 2, Импульсы с информационного выхода первого канала 15 узла 2 поступают через элемент ИЛИ 3 непосредственно на информационный выход 9 преобразователя, а с информационного выхода 1-го канала узла 2 - на суммирующий вход блока 5-(1-2) 20 (1=2п) подсчета единиц, который осуществляет подсчет поступающих на его суммирующий вход импульсов. По окончании преобразования входного кода многоканальный узел. 2 преобра зования параллельного кода в последовательный самоблокируется и далее импульсов на информационных выходах каналов не формирует, при этом на его выходе конца работы появляется 30 сигнал, переключающий триггер 4, на выходе которого при этом появляется единичный логический сигнал. Далее происходит процесс последовательного обнуления блоков 5 подсчета единиц. Пусть 5-1 - наименьший номер блока подсчета единиц, в который за время работы многоканального узла преобразования параллельного кода в последовательный поступили импульсы. При этом на его первом выходе, соединенном с входом элемента И.7, имеется нулевой логический сигнал, а на втором выходе, соединенном с входом элемента И 6-, - единичный, на . 45 рходах элемента И 6-1,соединенных . с первыми выходами блоков 5-1 5 (1-1) подсчета единиц, также имеются единичные логические сигналы. При этом тактовые импульсы с выхода ге нератора 1 поступают через элемент И 6-1 на вычитающий вход блока 5-1 подсчета единиц и через элемент ИЛИ 3 " на информационный выход 9 преобразователя. Работа продолжается таким образом до обнуления блока 5-3 подсчета единиц, В течение всего времени работы блока 5-1 подсчета единиц он нулевым логическим сигналом 115 4на своем пер. ом выходе блокируетпрохождение тактовых импульсов навыходы элементов И 6-(1+1) - 6-(п).После обнуления блока 5-1 подсчетаединиц на его первом выходе появляется единичный логический сигнал,разрешающий прохождение тактовых импульсов на выходы элементов И 6(1+1) - 6-(п), а на втором выходе -нулевой логический сигнал, запрещающий их прохождение на выход элемента И 6-1, Аналогично обнуляется всеостальные блоки 5 подсчета единиц. При обнулении последнего блока 5 навсех -входах элемента И 7 оказываются единичные логические сигналы, вызывающие единичный логический сигнал на его выходе, поступающий на выход 10 конца работы преобразователя. Преобразование кода закончено. За это время на выходе 10 устройства сформировано число импульсов, равное числу единиц входного кода. Формула изобретения 1. Преобразователь двоичного кода в последовательность импульсов, содержащий многоканальный узел преобразования параллельного кода в последовательный, элемент ИЛИ и генератор тактовых импульсов, причем группа информационных входов многоканального узла преобразования параллельного кода в последовательный является группой информационных входов преобразователя, информационный выход первого канала многоканального узла преобразования параллельного кода в последовательный соединен с первым входом элемента ИЛИ, выход которого является информационным выходом преобразователя, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия преобразователя, в него введены группа из (п) элементов И (и - число каналов многоканального узла преобразования параллельного кода в последовательный), триггер, элемент И и группа из (и) блоков подсчета единиц, причем выход конца работы многоканального узла преобразования параллельного кода в последовательный соединен с единичным входом триггера, прямой выход которого и первые выходы всех блоков подсчета единиц группы соединены с соответствующими входами элемента И, выход которого является выходом конца работы преоб12 7115 7-1 разователя, информационный выход каждого -го канала многоканального узла преобразования параллельного кода в последовательный (21п)ссоединей с суммирующим входом (- 1)- го блока подсчета единиц группы, пряМой выход триггера соединен с первыми входами всех элементов И группы, Вторые входы которых соединены с выходом генератора тактовых импульсов 10 н тактовым входом многоканального узла прЕобразования параллельного кода в последовательный, второй выход каждого 1-го блока подсчета единиц группы соединен с третьим входом 1- 15 го элемента И группы (1 а 1п), Выход которого соединен с вычитающим Входом 1-го блока подсчета единиц группы и (+1)-м входом элемента ИЛИ,первый выход каждого К-го блока подсчета единиц группы соединен с (К+3)ми входами каждого щ- го элемента Игруппы (1К с и; К+1щп),2. Преобразователь по и. 1, о т - л и ч а ю щ и й с я тем, что блок подсчета единиц группы содержит реверсивный счетчик, элемент ИЛИ и элемент НЕ, причем суммирующий и вычитающий входы реверсивного счетчика являются соответственно суммирующим и вычитающим входами блока, выходы разрядов реверсивного счетчика соединены с входами элемента ИЛИ, выход которого соединен с входом элемента НЕ, выход которого является первым выходом блока, выход элемента ИЛИ является вторым выходом блока.1277115 77- т Составитель В. ГречРедактор Е, Копча Текред И.Попович орректор А. и иснР Подо комитета ССи открытийушская наб роизводственно-.полиграфическое предприятие аз 6668/43 Тираж 671 ВНИИПИ Государственно по делам изобретений 113035, Москва, Ж, Р