Ассоциативное запоминающее устройство

Союз СоветскикСоциалистическикРеслублик ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ842962 ФщъФЙФ(53) УДК 681.327 (088.8) Опубликовано 30.06.81. Бюллетень 24Дата опубликования описания 05.07.81 ло делам извбретеиий и еткрытий(72) Авторы изобретения Тбилисский научно-исследовательский институт приборостроения средств автоматизации Научно-производственного объединения Элва(54) АССОЦИАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к запоминающим устройствам.Известно ассоциативное запоминающее устройство (АЗУ), содержащее элементы памяти, блоки записи, формирователи опросных токов, регистр опроса, детекторы 1.Недостатком этого устройства являются большие аппаратурные затраты.Наиболее близким техническим решением к предлагаемому является АЗУ, содержащее матрицу элементов ассоциативной памяти, каждый из которых содержит запоминающую ячейку, блок считывания, блок сравнения, две группы блоков выдачи, три группы входных элементов НЕ, а также входные шины поиска (записи),шины выбора строки,. выходные шины считывания и шины результата поиска, позволяющие выполнять операции записи информации с входных шин в любые элементы ассоциативной памяти, считывание из них информации, сравнения содержимого этих элементов с информацией на входных шинах и маскирование записи и сравнение определенных столбцов памяти 12.Однако поиск (запись) и маскирование информации производится по одним и тем же входным шинам, что вынуждает кодировать одноразрядную информацию двумя двоичными разрядами, причем одна из четырех возможных комбинаций в этих двух разрядах является запрещенной. Кроме того, нет четкого разделения в выборе входных шин при различных режимах работы, В частности, во время режима чтения на шины поиска (записи) должен подаваться уровень логической единицы, а при режиме поиска уровень логической единицы должен подаваться 1 О на шины выбора строки. Это вызывает усложнение управлений при работе с АЗУ и ограничивает возможности его применения.Цель изобретения - упрощение устройства и расширение области его применения за счет обеспечения возможности отделения 1 маскирующих шин от информационных и исключения запрещенной комбинации на этих входах, четкого разделения в выборе входных шин при различных режимах работы.Поставленная цель достигается тем, чтов ассоциативное запоминающее устройство, содержащее матрицу элементов памяти, первый группы элементов НЕ и блоков выдачи данных - по числу строк матрицы, вторую и третью группы элементов НЕ и вто51015 рую группу блоков выдачи данных - по числу столбцов матрицы, причем выходы элементов НЕ первой группы подключены к первым входам элементов памяти одноименных строк матрицы, выходы элементов НЕ второй и третьей групп соединены соответственно со вторыми итретьими входами элементов памяти одноименных столбцов матрицы, входы блоков выдачи данных первой и второй групп подключены соответственно к первым и вторым выходам элементов памяти одноименных строк и столбцов матрицы, введены первый и второй элементы И - НЕ, группа элементов И - НЕ и логические блоки, причем выход первого элемента И - НЕ подключен к одним из входов элементов И - НЕ группы, выходы которых соединены со входами элементов НЕ первой группы, выход второгоэлемента И - НЕ подключен к одним из входов логических блоков, выходы которых соединены со входами элементов НЕ второй и третьей групп, первыв входы первого и второго элемента И - НЕ объединены и являются одним из управляющих входов устройства, другими управляющими входами которого являются вторые входы первого и второго элементов И - НЕ и другие входы логических блоков и элементов И - НЕ группы. При этом логический блок целесообразно выполнять в виде блока, содержащегоэлементы И - НЕ и элемент НЕ, выход ивход которого подключены к первым входам элементов И - НЕ, вторые и третьи вхо ды которых объединены соответственно и являются одними из входов логического блока, другим входом которого является вход-элемента НЕ, а выходы элементов И - НЕявляются выходами логического блока.На чертеже изображена структурная схема предлагаемого АЗУ,Устройство содержит матрицу элементов.1,и - 1 ц памяти, состоящую из и строки К столбцов. Каждый элемент 1 памяти состоит из запоминающей ячейки 2, блока 3считывания н схемы 4 сравнения, Устройствотакже содержит первую группу блоков 5 -5 выдачи данных, вторую группу блоков6 - 6 выдачи данных, первую, вторую итретью группы элементов НЕ 7, - 7, 8, - 8и 9, - 9, группу элементов И - НЕ 10, - 10логические блоки 11, - 11 каждый из которых состоит из элементов И - НЕ 12 и 13и элемента НЕ 14.Устройство содержит первый 15 и второй 16 элементы И - НЕ, входные шины чтения 17 и записи 18 режимов, шины 19 поиска, шины 204 - 20,выбора строки, информационные шины 21 - 21, маскирующиешины 22, - 22, выходные шины 23 - 23,считывания слова и шины 24, - 24,результатов поиска.Выход элемента И - НЕ 15 подключен кодним из входов элементов И - НЕ 10, - 10,20 25 Зо 35 40 .4550 55 выход элемента И - НЕ 16 подключен к одним из входов блоков 11, - 11 выходы которых соединены с входами элементов НЕ 8 - 8 и 9, - 9, первые входы элементов И - НЕ 15 и 16 объединены и являются одним из управляющих входов устройства, другими управляющими входами которого являются вторые входы элементов И - НЕ 15 и 16 и другие входы блоков 11, - 11 и элементов И - НЕ 10, - 10.Каждый из блоков 11, - 11 содержит элементь 1 И - НЕ 12 и 13 и элемент НЕ 14, выход и вход которого подключен к первым. входам элементов И - НЕ 12 и 13, вторые и третьи входы объединены соответственно и являются одними из входов блока 11, другим входом которого является вход элемента НЕ 14, а выходы элементов И - НЕ 12 и 13 являются выходами блока 11.Устройство работает следующим образом. В режиме чтения сигнал логического 0с шины 17, проходя через элемент И - НЕ 15,разрешает выбор элементов 1 памяти любойстроки. Одновременно работа с элементамипамяти по информационным 21, - 21 и маскирующим 22, - 22 шинам запрещается свыхода элемента И - НЕ 16. Считываемаяинформация из элементов 1 памяти выбран-ной строки через соответствующие блоки5 - 5 поступает на выходные шины 231 -23 считывания слова, В режиме записи обращение к элементам 1 памяти разрешаетсяодновременно по шинам 20, - 20 выборастроки и по информационным 21, - 21 имаскирующим 22, - 22,шинам. В элементы 1 памяти выбранной строки записывается информация, соответствующая уровнямна входных информационных шинах 21, -211. Причем запись информации происходиттолько в незамаскированных входными маскирующими шинами 221 - 22 элементах 1памяти строки. В режиме поиска выбор строки запрещается с выхода элемента И - НЕ15, а элемент И - НЕ 16 разрешает работупо информационным 211 - 21 и маскирующим 22, - 22шинам.Информация, находящаяся в элементах1 памяти сравнивается с информацией, поступающей на входные информационные шины 21,-21,Результат поиска с блоков 6, - б поступает на выходные шины 24, - 24. Причем сравнение с входной информацией происходит только в незамаскированных входными маскирующими шинами 22, - 22элементах 1 памяти строки.Предлагаемое устройство по сравнениюс известными обладает упрощенным управлением, раздельными шинами маскирования иинформации, в нем исключена запрещеннаякомбинация сигналов на шинах, строгоразграничен выбор входных шин при различных режимах работы.842962 Формула изобретения Составите юхина Техред А. БоТираж 645 ИПИ Государственного по делам изобретенийМосква, Ж - 35, Рауш ППП Патент, г. Ужгор ь В. Рудакйкас Корректор Н. БабиПодписноеССР Редактор В.МатЗаказ 5119/68 комитета и открыт скан наб од, ул. П 4/5 тная, 1303 лиал 1. Ассоциативное запоминающее устройствд, содержащее матрицу элементов памяти, первые группы элементов НЕ и блоков выдачи данных - по числу строк матрицы, вторую и третью группы элементов НЕ и вторую группу блоков выдачи данных - по числу столбцов матрицы, причем выходы элементов НЕ первой группы подключены к первым входам элементов памяти одноименных строк матрицы, выходы элементов НЕ второй И третьей групп соединены соответственно 11 о вторыми и третьими входами элементов памяти одноименных столбцов матрицы, входы блоков выдачи данных первой и вторЬй групп подключены соответственно к первым и вторым выходам элементов памяти одноименных строк и столбцов матрицы, отличающееся тем, что, с целью упрощения устройства, оно содержит первый и второй элементы И - НЕ, группу элементов И - НЕ и логические блоки, причем выход первого элемента И - НЕ подключен к одним из входов элементов И - НЕ группы, выходы которых соединены со входами элементов НЕ первой группы, выход второго элемента И -НЕ подключен к одним из входов логическихблоков, выходы которых соединены со входами элементов НЕ второй и третьей групп,первые входы первого и второго элементаИ - НЕ объединены и являются одним из уп 5 равляющих входов устройства, другими управляющими входами которого являютсявторые входы первого и второго элементовИ - НЕ и другие входы логических блокови элементов И - НЕ группы.2. Устройство по п. 1, отличающеесятем, что логический блок содержит элементы И - НЕ и элемент НЕ, выход и вход которого подключены к первым входам элементов И - НЕ, вторые и третьи входы которыхобъединены соответственно и являются од 15 ними из входов логического блока, другимвходом которого является вход элементаНЕ, а выходы элементов И - НЕ являютсявыходами логического блока.Источники информации,принятые во внимание при экспертизе2 ф 1. Крайзмер Л. П. и др. Ассоциативныезапоминающие устройства. Л., Энергия,1964, с. 121 - 145.2. Электронная пройь 1 лнность, 1975,11, с. 35 - 42 (прототип).