Запоминающее устройство

Союз Советских Социалистических Республик) Заявлено 17,06.68 (21) 1252489/18-24 5) М. Кл 6 1 1 С1/2 с присоединением заяв дарственный квмитет СССР) Приоритет - Опубликовано 30.0 б.81. Бюллетень24 Дата опубликования описания 07.07.81 по делам изввретени и атнрытий К 681.322 (088.8) 72) Авторы изобретен М. Нек(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТ ими числовыми Изобретение относится к вычислительной технике, в частности к запоминающим устройствам.Известны запоминающие устройства, содержащие числовые и разрядные шины, в перекрестиях которых установлены запоминающие элементы, выполненные, например, в виде сегнетоэлектрических пьезотрансформаторов, и блоки адресных ключей.Для данных устройств характерйа большая сложность, низкие надежность работы и экономичность. 10Цель изобретения - упрощение устройства, повышение надежности его работы, экономичности и быстродействия.Поставленная цель достигается тем, что устройство содержит формирователь стира-, ния, а запоминающие элементы выполнены 1% в виде широкополосных сегнетоэлектрических пьезотрансформаторов, числовые электроды которых подключены к разрядным ши-. нам через диоды, а экранирующие электроды объединены по адресам в общие шины и через блок адресных ключей подключены к общей шине адресных ключей, в которую включен формирователь стирания, при этом управляющие входы блока адресных ключей А Н И Е 11842961 соединены с соответствующшинами.На фиг. 1 показана блок-схема накопителя информации; на фиг. 2 - многослойный широкополосный запоминающий пьезотрансформатор, общий вид и схематическоеизображение; на фиг. 3 - принципиальнаясхема блока запоминающих трансформаторов накопителя; на фиг. 4 - эквивалентныесхемы нагрузки и питания запоминающихтрансформаторов накопителя в режиме считывания записи,Накопитель информации (фиг. 1) состоит из блока 1 запоминающих трансформаторов, блока 2 адресных ключей, дешифратора 3 адреса, формирователя 4 стирания,блоков 5 разрядных усилителей и 6 разрядных формирователейк - регистра 7 адресаи регистра 8 числа. Ходы чисел принимаютсяи выдаются по шинам 9 адреса и 10 числа.Блок запоминающих трансформаторов накопителя (фиг. 3) набран из многослойныхширокополосных запоминающих пьезотрансформаторов, у которых электроды 11 являются числовыми (выходы трансформатора),электроды 12 экранирующими, а электроды13 - электродами возбуждения (вход). Блок14Принцип разделения выходов запоминаю 84296 15 20 30 40 50 31 запоминаюших трансформатороввыпол-,нен в виде числовых шин 4, разрядныхшин15 и диодов 16 и 1.Устройство работает следующим образом.Импульс напряжения, по форме близкийк прямоугольному, приложенный междуэлектродами 12 и 13 широкополосного запоминаюшего пьезотрансформатора, вызываетупругую деформацию сегнетоматериала пластинчатых секций, сохраняющуюся в течениевсеговремени его действия. В результатепьезоэффекта механическая деформация преобразуетсяв импульсное изменение разностипотенциалов между электродами 11 и 12.Знак получаемого на выходе импульса напряжения зависит от направления поляризации сегнетоматериала под электродами 11(фиг. 2 в) и задается полярностью импульсазаписи, прикладываемого между электродами 11 и 12.В режиме считывания код адреса по шине 9 принимается на регистр 7 адреса, соединенный с дешифратором 3. В соответствиис кодом адреса на одном из выходов дешифратора 3 возникает импульс напряжения, поступающий на электроды 13 возбуждения широкополосных запоминаюших пьезотрансформаторов и на открывание соответствующегоадресного ключа 2. Адресный ключ черезвнутреннее сопротивление формирователя 4стирания гальванически заземляет экранируюшие электроды выбранных трансформаторов, а импульсы, возникающие на электродах 11 возбужденных запоминающихпьезотрансформаторов, через диоды 16 и 17(фиг. 3) блоков запоминающих трансформаторов 1 и разрядных усилителей 5 поступаютна регистр 8 числа. Причем на установкутриггеров регистра 8 числа ве поступаютлишь импульсы, полярность которых совпадает с направлением включения вентилей(диодов 16 и 17, фиг. 3) т.е. импульсы 1.Импульсы О (противоположной полярности) значительно ослабляются диодами итриггерами регистра 8 не воспринимаются,Кроме того, импульсы 1, распространяющиеся по разрядной шине, удерживают вентили (диоды 16, фиг. 3) невыбранных трансформаторов в запертом состоянии, исключаяпаразитную перегрузку возбужденного (выбранного) запоминающего пьезотрансформатора параллельно включенными выхоДамиостальных трансформаторов. При этом в соответствии с эквивалентной, схемой (фиг, 4 а)сопротивление нагрузки запоминающеготрансформатора-генератора импульсов 1в одном разряде составляетв й. Сйа+В )й+На г,где Я -входное сопротивление разрядного усилителя;Ндий-соответственно сопротивлениязапертого диода 16 и закрытого ключа 2. 5 1 О 25 45 ших трансформаторов вентилями (диодами) позволяет строить быстро 5 действуюшие накопители объемом 10 З - 10 бит информации. В режиме очистки (стирание информации записью О по всем адресам одновременно) формирователь 4 стирания, подключенный к общей шйне 18 адресных ключей, генерирует импульс напряжения. Длительность импульса выбрана такой, чтобы напряжение между электродами 11 и 12 достигало начального напряжения формирователя 4. При этом величина обратного сопротивления К и К соответственно диодов 16 и закрытых адресных ключей 2 существенного влияния на процесс переполяризации сегнетоматериала не оказывают. По окончании импульса очистки (независимо от прежнего) во всех запоминающих трансформаторах записан нулевой код.В режиме записи кода адресная часть накопителя, включающая регистр адреса 7, дешифратор 8 и блок 2 адресных ключей работают так же, как и в режиме считывания.В соответствии с кодом на регистре 8 числа возбуждаются однополярные разрядные формирователи 1, генерирующие одиночные короткие ( 10 с) импульсы записи. Амплитуда импульсного напряжения записи 1 между электродами 11 и 12 выбранного трансформатора (фиг. 46) выражается формулой Уз =ЯР - 1,ер(Га+к) гдеи ф -соответственно сопротивления открытых диодов адресного ключа;Уф -импульсное напряжение разрядного формирователя;пер- импульс тока при переключении (переполяризации) одного трансформатора.Напряжение на выбранных трансформаторах в соответствии с эквивалентной схемой (фиг. 4 б) определяется, какпом = 1 ар -лер ( 3+ В дгде 1 -сопротивление закрытого ключа 2. При Кк гк всегда 1 Г ( 03Разделяющие вентили (диоды) исключают ложную зались О под действием импульса записи 1 в ранее записанный код по другому адресу через конструкторскую емкость выхода запоминающего трансформатора, подключенного к тому же адресному ключу (фиг, 4 б). Амплитуда ложного сигнала составляет/помОф 1.пер(1 д ФВд+Хтр)где Цд -сопротивление запертого диода;Х -эквивалентное емкостное сопротивление промежутка между электродами 11 и 12 для имйульса записи 1.Кроме того, разделяющие вентили способствуют повышению надежности и быстродействия записи, увеличения постоянную времени разряда конструктивной емкости выхода запоминающего трансформатора, Это84296позволяет использовать короткие импульсызаписи,сФормула изобретенияЗапоминающее устройство, содержащее числовые и разрядные шины, в перекрестиях которых установлены запоминающие элементы, выполненные, например, в виде сегнегоэлектрических пьезотрансформаторов и блока адресных ключей, отличающееся тем, что, с целью упрощения устройства, повышения 1 О надежности работы, экономичности и быст 16родействия, оно содержит формирователь стирания, а запоминающие элементы выполнены в виде широкополосных сегнетоэлектрических пьезотрансформаторов, числовые электроды которых подключены к разрядным шинам через диоды, а экранирующие электроды объединены по адресам в общие шины и через блок адресных ключей подключены к общей шине адресных ключей, в которую включен формирователь стирания, при этом управляющие входы блока адресных ключей соединены с соответствующими числовыми шинами,842961 г/-,г 7 ргЯг. 4 .Ще 1130 лиал Редактор М. ЯнЗаказ 5119/68В ИПИ Государс по делам изоМосква, Ж - ППП Патент,оставитель ред А, Бой аж 645 венного к ретений и 35, Рауш г. Ужгоро омитетаоткрыт кая наб д,ул,П вКорректор С. ЩомакПодписноеСССРйд. 4/5роектная, 4