Дешифратор

Союз Соаетскик Социалистическик Республик(22) Заявлено 231078 (21) 2677153/18-21с присоединением заявки йо(5)М. Кл. Н 03 К 13/24 Государственный комитет СССР по делам изобретений и открытий(54) ДЕШИФРАТОР Изобретение относится к автоматике и вычислительной технике, в частности к дешифраторам, и может бытьиспользовано в устройствах автоматизированных систем, построенных наферротранзисторных элементах.Известен дешифратор, содержащийгруппы выходных ферротранзисторныхячеек и две ключевые ячейки 111.Недостатком известного устройстваявляется применение нетиповых ячеекс большим числом обмоток при увеличении числа входов,Известен дешифратор, содержащийбуферный регистр, первые входы которого подключены к выходам предварительного дешифратора, один вход которого подключен к первой шине так-.товых импульсов, а остальные входысоединены с соответствующими входными шинами, вторые входы буФерногорегистра подключены к шине считывания, и матричный дешифратор 23 .Однако это устройство не отличается высокой надежностью Функционирования иэ-за наличия большого количества ячеек в предварительном дешифраторе,Цель изобретения - повышение надежности Функционирования,Поставленная цель достигается тем,что в дешифратор, содержащий буферный регистр, первые входы которогоподключены к выходам предварительногодешийратора, один вход которого подключен к первой шине тактовых импульсов, а остальные входы соединены ссоответствующими входными шинами,вторые входы буферного регистра подключены к шине считывания, и матричный дешифратор введены токовый ключуправления и регистр токовых ключейуправления, причем третьи входы буФерного регистра через токовый ключ15 управления подключены ко второй шинетактовых импульсов, выходы буферногорегистра через регистр токовых ключей управления подключены к первойгруппе входных шин матричного дешиф 20 ратора, вторая группа входных шин которого соединена с соответствующимивыходами предварительного дешифратора,На чертеже представлена принципи 25 альная электрическая схема дешифратора.Дешифратор состоит иэ предварительного дешифратора 1, буферного регист"ра 2, токового ключа 3 управления,30 регистра 4 токовых ключей управленияи матричного дешифратора 5. Входами дешифратора являются шины 6-8 прямого кода и шины 9-11 обратного кода. Шина 12 - установка дешифратора 1 в исходное состояние, шина 13 - управления токовым ключем 3, шина 14 считывания информации с буферного регистра 2.В качестве дешифратора 1,используется дешифратор на три входа и восемь выходов, буферный регистр 2 выполнен иа Ферротранзисториых ячейках, матри чный дешифратор 5 построен на Ферро- транзисторных ячейках. Юнна установки матричного дешифратора 5 на рисунке,не показана.Выходы двшифратора 1 соединены 15 через диоды со входом обмоток считывания ячеек матричного дешифратора и входом обмоток записи ячеек буферного . регистра 2, выходы которых соединены с входом токового ключа 3 управления, 2 О а выходы ячеек буферного регистра 2 поступают на вход регистра 4 токовых ключей, выходы которых соединены с выходами обмоток считывания ячеек матричного дешифратора 5. 25Рассмотрим работу дешифратора при поступлении на вход шестиразрядного хода, например 000111.Входная информация разделяется на две части (000 и 111), каждая иэ которых поступает на вход последователь но и отдельно дешифруется предварительным дешифратором 1. По первому такту по шине 12 поступает тактовый импульс, устанавливающий все ячейки дешифратора 1 в исходное состояние, Зэ т. е. записывает "1". По первому такту в исходное состояние устанавливается и матричный дешифратор 5.По второму такту на вход дешифратора 1 поступает первая часть шести О разрйдного кода, т. е. код 111 на шины 6-8 прямого кода, В качестве предварительного дешифратора можетиспользоваться пирамидальный двухтактный дешифратор, который при поступлении на вход кода 111; Формирует сигнал на выходной шине 7. Сигнал с выхода дешифратора 1 поступает на вход обмотки записи последней ячейки регистра 2, выход которой соединен с выходом токового ключа 3 управления. Одновременно на вход токового ключа 3 управления по шине 13поступает второй тактовый импульс,ио которому токовый ключ 3 управленияоткрывается и осуществляется запись И"1 ф в последнюю ячейку буферного регистра 2Формула изобретения дени токовый ключ улравления и регистр токовых ключей управления, при 65 Хам третьи входы буферного регистра По третьему такту все ячейки йростого дешиФратора 1 устанавливаются в исходное состояние.По четвертому такту на вход простого дешифратора 1 поступает вторая часть кода 000111, т, е. код 000 по шинам 9-11 обратного кода. На выходной шине дешифратора 1, обозначенной О, формируется сигнал, соответствующий коду 000, поступающий через диоды на входы обмотки считывания ячеек матричного дешифратора5. В качестве матричного дешифратора используется матрица, выполненная наферротранэисторных ячейках. Выходыобмоток ячеек матричного дешифратора соединены с токовыми ключами регистра 4 токовых ключей. Одновременно по четвертому такту на.буферныйрегистр 2 по шине 14 поступает импульс считывания. Поскольку в буферном регистре 2 была записана "1" впоследней ячейке, то выходным сигналом этой ячейки открывается толькопоследний токовый ключ регистра 4 токовых ключей, При совпадении сигналов от токового ключа и предварительного дешифратора на шине 0 осуществляется считывание с последней ячейки, на выходе .которой Формируется сигнал, соответствующий коду 000111. На этом цикл работы дешифратора заканчивается.Прн поступлении на вход дешифратора 1 кода 111000 по второму такту в первую ячейку записывается значение кода 000, а по четвертому такту по коду 111 Формируется сигнал на выходе ячейки матричного дешифратора5, соответствующий коду 111000. Аналогично на выходе первой ячейки Формируется сигнал, соответствующий коду 000000, а ыа выходе последней ячейки - сигнал, соответствующий коду 111111.Диоды в дешифраторе используются для исключения взаимного влияния токовых ключей. ячейки матричного дешифратора являются нагруэочными ячейками предлагаемого дешифратора. Использование в предложенном дешиФраторе токовых ключей позволяет уменьшить количество ячеек по сравнению с известным, так как отпадаетнеобходимость использования второгопредварительного дешифратора, чтоповьааает надежность Функционирования Дешифратор, содержащий буферный регистр, первые входы которого под" ключейы к выходам предварительного дешифратора, один вход которого подключен к первой шине тактовых импульсов, а остальные входы соединены с соответствующими входными шинами, вторые входы буферного регистра подключены к шине считывания, и матричный дешифратор, о т л и ч а ю - щ и й с я тем, что, с целью. повышения надежности Функционирования, вве809564 Источники информации,принятые во внииание при экспертизеАвторское свидетельство СССРР 508926, кл. Н 03 К 13/24, 03.01.77,2, Гурвич Е. И. и др. Феррртранзисторные элементы и их применениев цифровых автоматических устройствах. М.-Л ГХИ, 1963, с. 101-102,прототип). 5 Ф 23 Л 21 Р Составитель Л. Ба я Текред М,Коштура Тираж 999 НИИПИ Государственного по делам иэобретений 035, Москва, Ж, Раушо Г. РешетникФ еше едакто Заказ 458 5 илиал ППП "Патент", г. Ужгород, ул. Проектная через токовый ключ управления подключены ко второй шине тактовых импульсов, выходы буферного регистрачерЕз регистр токовых ключей управления подключены к первой группе,входных шин матричного дешифратора,вторая группа входных шин которогосоединена с соответствующими выходами предварительного дешифратора. КощэектоПодписноеомитета СССРоткрытийкая наб., д, 4