Дешифрирующее устройство

Союз Советскид Социалистических Республик(51)М, Кл, Н 03 К 13/24 с присоединением заявки Но Государственный комитет СССР по делам нзобретеннй н открытий(088.8) Дата опубликования описаимя 280281(71 ) Заявитель 154) ДЕЮИФРИРУЮЦЕЕ УСТРОЙСТВО Изобретение относится к области вычислительной техники и может быть использовано в качестве формирователя мно гора з рядно го адресного поля при обращении к устройствам оперативной постоянной и перепрограммируемой памяти.Известны дешиФрирующие устройства, содержащие основной дешифратор, дешифратор наращиваемых разрядов, блок элементов 2 И-НЕ и инверторы 11 .Недостатком этого устройства является невозможность получения выходных сигналов в требуемых, произвольно выбранных и временных окнах в пределах всей зоны дешиФрации. 1 з1 ель изобретения - расширение Функциональных возможностей.С этой целью в дешиФрирующее устройство, содержащее основной дешифратор, первые входы которого соединены 20 с первыми информационными шинами, вторые входы - с шиной синхронизации, а выходы - с выходными шинами, дешифратор наращиваемых разрядов, входы которого подключены ко вторым ииФормационным шинам, а выходы - к первым входам блока элементов 2 И-НЕ, введены дешифратор кода управления, дешиф" ратор временных групп, элемент ИЛИ и резистор, причем входы дешифратора 30 кода управления соединены со вторыми инФормационными шинами, а выходы - со вторыми входами блока элементов 2 И-НЕ выходы которого через элемент ИЛИ подключены к резистору и первому входу дешиФратора временных групп, при этом вторые входы последнего соединены с входными шинами устройства, а выходы - с третьими входами основного дешифратораНа чертеже представлена функциональная схема устройства.В устройство входит дешиФратор 1, соединенный с дешиФратором 2 временных групп, блок элементов 2 И-НЕ 3, элемент ИЛИ 4, дешифратор 5 наращиваемых разрядов, дешифратор 6 кода управления, резистор 7, информацион" ные шины 8 и 9, входные шины 10, выходные шины 11 и шина 12 синхронизации.Устройство работает следующим образом.С информационных шин 9 устройства на входы дешиФратора 6 кода управления поступают соответственно 1-5 разряды кода управления. В зависимости от установленного значения кода управления на шинах 9 устройства на одном иэ выходов дешиФратора 6 кодауправления, устанавливается положительное напряжение, которое поступает на один из входов блока элементов 2 И-НЕ 3 и подготавливает один из них к включению, с инФормационных шин 9 устройства на входы дешиАратора 5 наращиваемых разрядов поступают соответственно 7-14 разряды информационного кода. Совпадение сигнала с выхода деширртора 5 наращиваемых разрядов.на одном из элементов блока элементов 2 И-НЕ 3, вход которого подготовлен к включению соответствующим сигналом с выхода дешифратора 6 кода управления, приводит к появлению на выходе временного стробирующего импульса. Выходные сигналы с блока зле ментов 2 И-НЕ объединены элементом ИЛИ 4, Выходной сигнал с резистора 7 поступает иа вход стробируемого дешифратора 2 временных групп, на другие входы которого с входных шин 10 20 поступают 5-6 информационные разряды в двоичном коде. ПродешиФрированные сигналы с его выходов с длительностью, равной половине периода пятого двоичного разряда информации, поочередно- д 5 го во времени подаются соответственно на входы основного дешиФратора 1, на другие входы которого с инФормационных шин 8 поступает информация в двоичном коде, синхронизирующий сигнал поступает на шину 12. С выходных шин 11 основного дешиФратора 1 сигналы положительной полярности с длительностью, равной длительности импульса синхронизации, поступают на выход устройства.Введение дополнительных дешиФраторов 2 и 6 в предлагаемое устройство и элемента ИЛИ позволяет расширить зону дешиФрации до 2 при сокращении номенклатуры и количества элементов.Формула изобретенияДешиАрирующее устройство, содержащее основной дешифратор, первыевходы которого соединены с первымиинформационными шинами, вторые входы - с шиной синхронизации, а выхо-.ды - с выходными шинами, дешифраторнаращиваемых разрядов, входы которого подключены ко вторым информационным шинам, а выходы - к первым входам блока элементов 2 И-НЕ, о тл и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей, в него введены дешифраторкода управления, дешифратор временных групп, элемент ИЛИ к резистор,причем входы дешиАратора кода управ.ления соединены со вторыми йнФормационными шинами, а выходы - со вторыми входами блока элементов 2 И-НЕ,выходы которого через элемент ИЛИподключены к резистору и первомувходу дешиФратора временных групп,при этом вторые входы последнегосоединены с входными шинами устройства, а выходы - с третьими входамиосновного дешифратора.Источники информации,принятые во внимание при экспертизе1, Кулаков Г. Н. и др. Основныепринципы построения узлов цифровойаппаратуры На .интегральных схемах.Э 31770-144, 1971, с. 136-140.