Усилитель считывания

ф Н И Е (17696)7ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(43) О ковано 0 делам изобретении и открытий 5) Дата опубликования описания 07.10.80(71) Заявитель СИЛ ИТЕЛ Ь СЧ ИТЪВАН ИЯ етение относится к вычислительнои и может быть использовано в интех полупроводниковых динамичес произвольной выборкой информаановления информацити и ее считывания исенциальный усилителько входам которого поные шины матрицы.ставляет триггер, нагртранзисторы.м таких усилителей яадежность.бретения является повсилителя считывания. и в эле- пользу- считы- дсоедиОснову узочные восст памя ффер 1, 2, разряд ля со сный статко кая н ю изо ости у ляет ышени Эта цель достигается тем, что в предложенный усилитель введены транзисторы регенерации, конденсаторы и дополнительные шины управления. Сток первого транзистора регенерации подключен к первой входной шине, сток второго - ко второй входной шине, затворы транзисторов регенерации - к первой дополнительной шине управления, а истоки транзисторов регенерации через конденсаторы соединены со второй дополнительной шиной управления.Схема усилителя считывания изображена на фиг. 1. Изоб технике гральны ских ЗУ ции. Для ментах ется ди вания иены усилите и балан Недо их низ Цель надежиУсилитель содержит переключающиетранзисторы 1 и 2, нагрузочные транзисторы 3 и 4, балансный транзистор 5, транзистор разряда 6, транзистор регенерации 7, б конденсаторы 8, первую 9 и вторую 10 входные шины, первую 11 и вторую 12 шины управления, первую 13 и вторую 14 дополнительные шины управления и разрядные шины 15 элементов памяти.10 На фиг. 2 приведены временные диаграммы напряжений на шинах управления.На управляющие входы 11 и 14 подаютсянапряжения Ф, и Ф, соответственно. Транзисторы 3, 4, 5 и 7 переходят в открытое д состояние, разрядные шины матрицы и подключенные к ним через транзисторы 7 первые обкладки конденсаторов 8 заряжаются до напряжения источника питания. После заряда транзисторы 3, 4, 5 и 7 переходят в закрытое состояние, и подается сигнал выбора строки Фз. По сигналу выбора строки обеспечивается подключение к разрядной шине, соединенной с первой входной шиной усилителя, одного из элементов памяти (на чертеже обведен пунктиром), и к разрядной шине соединенной со второй входной шиной, одновременно подключается опорный элемент памяти (на чертеже обведен пунктиром). В результате на входных шинах усилителя устанавливается напряжение, со 769617ответствующее хранившейся в элементе памяти информации,На время выбора строки отключаетсяконденсатор 8 от разрядной шины. Послеустановления напряжения на входных ши- бнах усилителя на затвор транзистора 6 подается напряжение Фи через открывшийсятранзистор 6 происходит разряд одного изплеч усилителя в зависимости от хранившейся в элементе памяти информации. При 10этом если в элементе памяти хранился 0,будет разряжено левое плечо усилителя,если в элементе памяти хранилось 1, -правое плечо усилителя.После разряда одного из плеч дифферен зциального усилителя для восстановленияуровня логической единицы на дополнительные шины управления 14 и 15 подаются напряжения Ф и Ф соответственно.Напряжение Ф создает на первой обкладке конденсатора 8 уровень напряжения,превосходящий уровень напряжения на разрядной шине, Избыточный заряд с первойобкладки конденсатора 8 через открытыйтранзистор 7 проходит на разрядную шину. 25Заряд, пришедший на разрядную шину сединичной информацией, восстанавливаетуровень логической единицы, заряд, пришедший на второе (открытое) плечо усилителя, через открытые транзисторы 2 и 6 З 0проходит на шину нулевого потенциала, неизменяя потенциала разрядной шины.Формула изобретения Усилитель считывания, содержащий два 3 Бпереключающих транзистора, сток первого из которых соединен с затвором второго переключающего транзистора и первой входной шиной, сток второго переключающего транзистора соединен с затвором первого переключающего транзистора и второй входной шиной, два нагрузочных транзистора, стоки которых объединены, балансный транзистор, исток которого соединен с истоком первого нагрузочного транзистора и первой входной шиной, сток - с истоком второго нагрузочного транзистора и второй входной шиной, а затвор - с затворами нагрузочных транзисторов и первой шиной управления, разрядный транзистор, сток которого соединен с истоками переключающих транзисторов, исток - с шиной нулевого потенциала, а затвор - с второй шиной управления, о т л и ч а ю щ и й с я тем, что, с целью повышения надежности устройства, оно содержит транзисторы регенерации, конденсаторы и дополнительные шины управления, причем сток первого транзистора регенерации подключен к первой входной шине, сток второго - ко второй входной шине, затворы транзисторов регенерации - к первой дополнительной шине управления, истоки транзисторов регенерации через конденсаторы соединены с второй дополнительной шиной управления. Источники информации,принятые во внимание при экспертизе 1. Электроника, Юо 13, 1973, с. 43 - 51, 2. Электроника, Мо 4, 1976, с. 44 - 52 (прототип).