Дешифратор адреса

Союз Советских Социалистических Республик(51)М. Кл.2 Н 03 К 17/60 Государственный комитет СССР по делам изобретений и открытий(71) Заявитель 54) ДЕШИФРАТОР АДРЕСА Устройство относится к импульсной и вычислительной технике и может быть использовано при построении запоминающих устройств на МДП-транзис торах.Известен дешифратор адреса, каждый каскад которого содержит входные МДП-транзисторы с индуцированным каналом и нагруэочный МДП-транзистор со встроенным каналом, причем затворы входных транзисторов и их истоки подключены к входным шинам и общей шине соответственно, стоки входных транзисторов объединены и15 соединены с истоком нагруэочного транзистора и входной шиной устройства, сток нагрузочного транзистора подключен к шине источника питания 1 .20К недостаткам известного устройства следует отнести значительную потребляемую мощность и низкую технологичность, обусловленную Наличием транзисторов как с индуцированным, так и со встроенным каналамиПо технической сущности и схемной реализации наиболее близким к описываемому является дешифратор адреса, содержащий в каждом каскаде входные МДП-транзисторы, нагрузочный МДП-транзистор и МДП-транзистор связи, причем затворы и истоки входных транзисторов подключены к входным шинам дешифратора и общей шине соответственно, стоки входных тран - зисторов объединены и подключены к истоку нагрузочного транзистора и стоку транзистора связи, сток нагрузочного транзистора соединен с ии - ной источника питания 2) .К недостатку такого устройства следует отнести малую надежность функционирования, что обусловлено высокой сложностью управления его работой,В целях повышения надежности функционирования в дешифратор адреса, содержащий в каждом каскаде входные МДП-транзисторы, нагрузочный МДП-транзистор и МДП-транзистор связи, причем затворы и истоки входных транзисторов подключены к входным шинам дешифратора и общей шине соответственно, стоки входных транзисторов объединены и подключены к истоку нагрузочного транзистора и стоку транзистора связи, сток нагрузочного транзистора соединен сшиной источника питания, введеныконденсатор, дополнительные первыйи второй МДП-транзисторы и в каждый каскад третий дополнительныйМДП-транзистор, Причем исток изатвор третьего дополнительного транзистора подключены к.общей шине и первой управляющей шине соответственно,сток третьего дополнительного тран, зистора соединен с истоком транзистора связи и выходной шиной соответствующего каскада, исток первогодополнительного транзистора подклю.чен к общей шине, его затвор объединен со стоком и непосредственноподключен к истоку второго дополнительного транзистора и объединенным затворам транзистора связи и нагруэочного транзистора каждого каскада, а через конденсатор - к второйуправляющей щине, затвор второго дополнительного транзистора и его стокобъединены и подключены к шине источника питания,На фиг. 1 изображена принципиальная схема описываемого дешифратора адреса; на фиг. 2 приведены временныедиаграммы его работы,Дешифратор адреса .содержит в каждом из И каскадов 1 Б 2 входных транзисторов 2, стоки которых объединеныс истоком нагрузочных транзисторов 3,Истоки транзисторов 2 подключены кобщей шине 4, а затворы - к входнымшинам 5, Сток нагрузочного транзистораподсоединен к шине источника питания б, его затвор объединен с затвором транзистора 7 связи, с затвороми стокэм первого дополнительного транзистора 8 и с истоком второго дополнительного транзистора 9, образующихделитель напряжения, а также с первым 40выводоМ конденсатора 10. Затвор исток транзистора 9 присоединены к шине источника питания 6, Исток транзистора связи объединен со стокомтретьего дополнительного транзистора 11 и присоединен к выходной шине12, Затвор транзистора 11 подключенк первой управляющей шине 13, аисток - к общей шине 4, к которойподключен также исток транзистора 8,Второй вывод конденсатора 10 подключен к второй управляющей шине14. При и:пользовании описываемогодешифратора для построения запоминающих устройств в качестве первой ивторой управляющих шин,.используютсяшинВ выбора кристалла и инверснаяшина выбора кристалла соответственно,Дешифратор адреса работает следующим образом. Транзисторы 8 и 9образуют делитель напряжения питания, формирующий в средней точкенапряжение ОО=Оор,где 00- пороговое напряжейие транзисторов. Еслина управляющих шинах 14 и 13 присутствуют сигналы низкого и высоко го уровней соответственно (фиг, 2 аи б), то транзисторы 3 и 7 заперты,транзистор 11 открыт и на выходнойшине 12 каскада - низкий уровеньнапряжения. Потребление каскадоммощности от источника питания ботсутствует,При поступлении на шины 14 и 13высокого и низкого уровней напряжения соответственно транзистор 11закрывается, Напряжение на затворах транзисторов 3 и 7 скачкообразно возрастает на величину амплитуды сигнала на шине 14 (фиг, 2 в),и открываются транзисторы 3 и 7.Когда все транзисторы 2 запертына выходной шине 12 каскада формируется высокий уровень напряжения(фиг, 2 г - сплошная линия), Черезпромежуток времени 1(длительность которого определяется;значением емкости конденсатора 10 и значением крутизны транзистора 8,напряжение на затворах транзисторов3 и 7 уменьшается до величины Оор,транзисторы запираются, что обеспечивает сохранение на выходной шиневысокого уровня напряжения,Когда хотя бы один иэ входных транзисторов открыт, на выходной шине 12 формируется и сохраняется низкий уровень напряжения (фиг, 2 гпунктирная линия), Так же как и в первом случае через промежуток времени 1входную адресную информацию можно менять - напряжение на выходной шине сохраняется.Через время т, после снятия сигналавысокого уровня с шины 14 дешифраторадреса готов к повторному циклу работы.,Простота управления и незначительная мощность, потребляемая в статическом состоянии, обусловливают высокую надежность функционированиядешифратора. Формула изобретенияДешифратор адреса, содержащий в каждом каскаде входные МДП-транзисторы, нагрузочный МДП-транзистор и МДП-транзистор связи, причем затворы и истоки входных транзисторов подоключены к входным шинам дешифратора .и общей шине соответственно, стоки входных транзисторов объединены и подключены к истоку нагрузочного транзистора и стоку транзистора связи, сток нагруэочного транзистора соединен с шиной источника питания, о т л и ч а ю щ и й с я тем, что, с целью повышения надежности функцио" нирования, в него введены конденсатор, дополнительные первый и второй МДП-транзисторы и в каждый каскад третий дополнительный МДП-транзистор, причем исток и затвор третьего дополнительного транзистора подПодпиета СССРытийаб., д. 4/Б аж 99 нног ений Рауш ТирГосударствелам изобреосква, Же ко о ка,г, Ужгород, ул. Проектная, 4 Пат илиал ключены к общей шине и первой управляющей шине соответственно, стоктретьего дополнительного транзистора соединен с истоком транзисторасвязи и выходной шиной соответствующего каскада, исток первого дополнительного транзистора подключенк общей шине, его затвор объединенсо стоком и непосредственно подключен к истоку второго дополнительного транзистора и объединенным затвором транзистора связи и нагрузочного транзистора каждого каскада,а через конденсатор - к второй управляющей шине, затвор второго дополнительного транзистора и его стокобъединены и подключены к шине источника питания,Источники информации,принятые во внимание при экспертизе 1 . Обзор последних достижений техники БИС на международной конференции по интегРалЬным схемам, фЗлектроника, (пер. с англ.), В 4,1977, с. 27, рис. 2.2. Бо 11 с 1 -Б 1 аСе С 1 гапЫв Сопйегепсе 1978, ХЕЕЕ 1 п 1 егпа 11 опа 1,Радева ой г.есЬпХса 1 рарегв, РеЬгиагу,1978, рр. 104-105,