Устройство для контроля схем цифровых вычислительных машин

ОП ИКАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУСоюз Советскик Социалистических Республикщ 693384 полнительное к авт. саид-ву В 378852 К 26 06 Р 15/46 Заявлено 210677(212500199/1 с присоединением заявки ИоГосуд рственннй комитеСССРелам изобретенийи открнтий 3 Приоритетпубликовано 25,10,79, Беллет ата опубликовании описания 39)ОИСТВО ДЛЯ ВЫЧИСЛИТЕЛЬ ОВЫХ НТРОЛЯ СХЕММАШИН еИзобретение относится к области вычислительной. техники и может быть использовано для контроля схем, выполненных на микроэлементной базе.По авт. св. 9 378852 известно уст ройство для контроля схем цифровых вычислительных машин, содержащее блок ввода, подключенный первым выходом и входом соответственно к первым входу и выходу блока управления, а вторым выходом - к первому входу регистра задания, второй вход которого соединен со вторым выходом блока управления, преобразователь, подключенный входами соответственно к первому выходу регистра задания и третьему выходу блока управления, а выходом - к выходу устройства, и блок индикации, соединенный входами соответственно с четвертым выходом блока уравле О ння и первым выходом блока сравнения, соединенного вторым выходом и первым входом со вторым входом и пятым выходом блока управления, а вторым и третьим входами - соответственно со вторым выходом регистра задания и выходом компаратора, первый вход которого является входом устройства, второй и третий входы компаратора соединены соответственно с шестым выхоцом блока 30 управления и выходом блока эталоновВ этом устройстве блок сравнения,компаратор и блок эталонов представляют в комплексе измерительное устройство, которое обеспечивает в автоматическом режиме измерение постоянных напряжений на выходах анализирумой схемы.Для измерения частоты, количестваимпульсов и временных интервалов навыходах каналов используются контрольные гнезда, к которым подключаетсячастотомер. Однако такая процедураизмерения малоэффективна, посколькурезко увеличивается время этапов ввода и сравнения в автоматизированномустройстве контроля из-за необходимости вручную подключать частотомер.При использовании подобных устройствконтроля схем в серийном производст.ве часто приходится отказываться отпроверки функциональных схем, таких,как формирователи импульсов,мультивибраторы, схемы задержки импульсов,генераторы серии импульсов и т.п.из-за низкой производительности устройства, что является главным недостатком устройства,Цель изобретения - повысить произворлелъвость уетроастаж.Это достигается тем, что в устройство для контроля схем цифровых вычислительных машин по ант, св.Р 378852 введены регистр Фиксацииимпульсов, анализатор полярности импуЛьсов и дешифратор выделения ошибок,причем выход анализатора полярностиимпульсов подключен ко входу регистра фиксации импульсов, соединенномууправляющим входом с седьмым выходомблока управления, входы анализатораполярности импульсов подключены соответственно к третьему выходу регистразадания и второму входу устройствавыход регистра фиксации импульсов соединен с первым входом дешифраторавыделения ошибок, управляющие вход и выходкоторого подключены соответственнок,восьмому выходу и третьему входублока управления, а выход и второйвход - соответственно к третьему входу блока индикации и третьему выхоцублока ввода.На чертеже представлена структурная схема предлагаемого устройства.Устройство содержит блок ввода1, регистр 2 задания, преобразователь 3, блок 4 сравнения, контролируемую схему Ь, компаратор б, блок7 управления, блок 8 индикации,блок 9 эталонов, анализатор 10 полярности импульсов, регистр 11 фиксацииимпульсов и дешифратор 12 выделенияошибок.Блок 1 ввода предназначен для введения информации, необходимой дляанализа схемы. Регистр 2 задания 35предназначен для хранения и выдачина преобразователь 3, блок 4 и ана. -лизатор 10 необходимой информациив дискретной форме. Преобразователь3 предназначен для преобразования инрформации, поступающей с регистра 2задания в дискретной форме и выдачиее в виде сигналов в аналоговой форме на контролируемую схему 5, а такжедля коммутации входов анализируемогоустройства,Блок 4 сравнения предназначен длясравнения сигналов в дискретной форме,поступающих б компаратора б ирегистра 2 задания, а,также выдачи.результата сравнения в блок 7 управления и блок 8 индикации.Компаратор 6 предназначен для анализа параметров сигналов в аналоговой форме, поступающих от контролируемой схемы, путем сравнения их сэталонаМи верхних и нижних пределов,.поступающих с блока 9 эталонов, атакже преобразования сигналов аналоговой формы, поступающих в результатеанализа схемы 5, в сигналы дискретной Формы, выдаваемые в блок 4 сраннения,Блок 7 управления вырабатывает управляющие сигналы и синхронизирует.работу всего устройстна н зависимос ти от сигналов, поступающих на него с блока 1 ввода, блока 4 сравнения и дешифратора 12 выделения ошибок. Блок 8 индикации предназначен для индикации результата сравнения. Блок 9 эталонов предназначен для формирования верхних и нижних пределов параметров в аналоговой форме в соответствии с требованиями, предъявляемыми к параметрам схемы 5 и выдачи их в блок компаратора б.Анализатор 10 полярности импульсов в соответствии с сигналами регистра 2 задания и импульсами, приходящими с схемы 5, вырабатывает импульсы одной полярности, поступающие на регистр 11 фиксации импульсов, который перед приходом ожидаемых импульсон со схемы 5 устанавливается н нулевое состояние сигналом с блока 7 управления, а затем принимает импульсы с выходов схемы 5 и хранит зту информацию до последующего сброса.Дешифратор 12 по разрешению, формируемому в блока 1 ввода, и временному такту, приходящему с блока 7 управления, опрашивает состояние нужного выхода регистра 11 фиксации импульсов. Результат сравнения поступает н блок 7 управления и в блок 8 индикации.Устройство работает следующим образом,Программа с программоносителя вводится в блок. 1 ввода и далее информация поступает в регистр 2 задания ив блок 7 управления, Выходная информация с регистра 2 задания через преобразователь 3 подается на контролируемую схему 5. Сигналы с выходовсхемы 5 поступают на компаратор б.Сюда же поступает эталонный сигналс блока 9 эталонов. Выходная информация компаратора б передается вблок 4 сравнения, Результат сравнения выводится в блок 8 индикации,Выходной сигнал с регистра 2 заданиявводится на один из входов анализатора 10 и определяет полярность приходящего с контролируемой схемы 5импульса. Импульс с выхода этого блока фиксируется в регистре 11 фиксацииимпульсов. В случае отсутствия записи импульса в ожидаемом разряде регистра 11 в дешифраторе 12 происходит выделение обнаруженной ошибки ивыдача координаты ошибки в блок 8 индикации.Таким образом, устройство позволяет исключить ручные операции приконтроле схем Формирователей импульсов, генераторов серий импульсов,составляющих около 20 всех контролируемых схем ЦВМ, что повышает производительность устройства,ени едакто Подписноемитета СССРоткрытийя наб., д. 4 0 венного кбретений и 35, Раушск/5 ППП фПатент, г. Ужгород, ул. Проектная, 4 Фил Формула изобретенияУстройство для контроля схем цифровых вычислительных машин по авт. св. М 378852, отличающ е е с я тем, что, с целью повыше ния производительности устройства, 5 в него введены регистр фиксации импульсов, анализатор полярности импульсов и дешифратор выделения ошибок, причем выход анализатора полярности импульсов подключен ко входу 1 О регистра фиксации импульсов, соединенному управляющим входом с седьмым Заказ 6403/47 Тираж цИИИПИ Государ по делам и 1 13035 р Москва, выходом блока управления, входы анализатора полярности импульсов подключены соответственно к третьему выхо,ду регистра задания и второму входу устройства, выход регистра фиксации импульсов соединен с первым входом дешифратора выделения ошибок, управляющие вход и выход которого подключены соответственно к восьмому выходуи третьему входу блока управления,ь выход и второй вход - соответственНо к третьему входу блока индикациии третьему выходу блока ввода.