Запоминающее устройство с автономным контролем

(22) Заявлено 16.05,77 (21) 2485983/18 - 24 51)М. Кд,6 11 С 2 исоединениеот заявки ЭЙ сударственкый комитет СССР о делам иэобрвтвиий и открытий) Авторы изобретеии Н. И, Вариес, Б, Е, Гласко и А. К. Култь 1) Заявитель ЩЕЕ УСТРОЙСТВО С АВТОНОМНЫМНТРОЛЕМ МИН(54 еркае н тоно мны Изобретение относится к области запоминаю.щих устройств.Известны ЗУ с ав м контролем(1), 2),Одно из известных ЗУ содержит накопитель,подключенный через блок воспроизведения крегистру числа, выполненному на трщтерах сосчетным входом, блок контроля достоверностиинформации, соединенный с блоком управленияи с регистром числа 11.Это устройство. позволяет исправить одиночные ошибки, однако такие ошибки в нем нефиксируются.Из известных устройств наиболее близкимтехническим решением к изобретению являетсяЗУ с автономным контролем, содержащее,счетчик, выход которого подключен к первомувходу блока индикации и входу блока памяти,соединенного с блоком декодирования, блокконтроля, блок останова, выход которого соединен со входом счетчика, и блок управления Р 1.В этом ЗУ в режиме работы с ЦВМ осуществляется исправление одиночных и обнаруже.З,г )4 1"н,чесл:ябо(нотона М Б ние двойных ошибок, а в режэ осуществляется обнаружение и устранени еисправимых элементов блока памяти,Недостатком этого устройства является то,что оно не обеспечивает контроль блока памя.ти во время работы, контролируя его тольков реяаще "Проверка" и не обеспечивает статической обработки информации об ошибках,что приводит к низкой надежности устройства.Цепью изобретения является повышение надежности ЗУ эа счет обеспечения анализа ошибок и сбоев в работе блока памяти.Поставленная цель досптгается тем, чтопредложенное ЗУ содержит дополнительныйблок памяти и элементы ИЛИ. Выходы блокадекодирования подключены к первым входамдополнительного блока памяти и блока контро.ля н входам первого элемента ИЛИ, выходкоторого подключен к первому входу блокауправления, Второй и третий входы дополнительного блока памяти соединены с выходомсчетчика и первым выходом блока управления,а выходы подключены ко входам второго элемента ИЛИ и вторым входам блока контроляи блока индикации. Выход второго элемента ИЛИ соединен с первым входом блока ос.танова и третьим входом блока контроля,четвертый вход которого соединен со вторымвыходом блока управления. Выходы блокаконтроля подключены ко вторым входам бло.ка астапова и блока управления,Ца чертеже представлена структурная схемаЗУ с автономным контролем.ЗУ содержит блок управления 1, блок памя.ти 2, счетчик 3, блок декодирования 4, блокиндикации 5, дополнительный блок памяти б,первый элемент ИЛИ 7, блок контроля 8, блокастапова 9 и второй элемент ИЛИ 10,Выходы блока 4 подключены к первым вхо.дам блоков 6 н 8 и входам элемента ИЛИ 7,выход которого подключен к первому входублока 1. Второй и третий входы блока 6 соединены с выходом счетчика 3 и первым выходам блока 1, а выходы подключены ко входам элемента ИЛИ 10 и вторым входам бло.ков 8 и 5. Выход элемента ИЛИ 10 соединенс первым входом блока астапова 9 и третьимвходом блока 8, четвертый вход которого соединен со вторым выходом блока 1, Выходыблока 8 подключены ко вторым входам бло.ков 1 н 9,В устройстве предусмотрено 3 режима ра.боты,В нервом (рабочем) режиме осуществляетсяисправление одиночной, обнаружение двойнойошибки и запись кода одиночной ошибки вблок 6. При этом блок управления 1 формирует сигналы запрета по управляющему входублока 9 и по четвертому входу блока 8, уп.равляющие сигналы считывания, поступающиев блок 2, и управляющие сигналы приемаадреса иэ ЦВМ в счетчик адреса 3 (цепи адре.са из ЦВМ на чертеже не показаны), Считанныйиз блока 2 информационный код по соответ.ствующему адресу поступает в блок 4, где осу.ществляется исправление одиночной и обнаружение двойной ошибок. Код одиночной ошибкис выхода блока 4 подается на первый входблока 6 и на входы элемента ИЛИ 7, При ненулевом коде ошибки элемент ИЛИ 7 разре.шает блоку управления 1 формирование управляющего сигнала записи кода ошибки в блок 6по соответствующему адресу.Во втором режиме (режиме контроля блокапамяти 3) осуществляется фиксация адресовсбоев и ошибок, обнаруженных в рабочем ре.жиме, При этом блок управленияформируетсигнал запрета по четвертому входу блока 8,сигнал разрешения по управляющему входублока 9, осуществляет пуск счетчика 3 и форми.рование управляющего сигнала считывания, поступающего в блок 6. При пуске счетчика 3обеспечивается перебор всех адресов блока 6,3 10 13 Н 2 э Зф Зэ 4 Е И эФ И При этом считанный па соответствующему ад.ресу код ошибки поступает на входы блокаиндикации 5 и элемента ИЛИ 10, При ненулевом коде ошибки элемент ИЛИ 10 вырабаты.вает разрешение по первому входу блока 9, свыхода которого вырабатывается сигнал оста.нова на управляющие входы счетчика 3 и блока управления 1 и осуществляется индикациякада и адреса одиночной ошибки.В третьем режиме (режиме статическогоконтроля) осуществляется статистический анализошибок, записанных в блок 6 в первом режи.ме, с целью выделения случайных и постаян.ных ошибок в блоке 2. При этом блок управ.ления 1 формирует сигнал запрета по управляющему входу блока 9, сигнал разрешенияпо четвертому входу блока 8, осуществляетпуск счетчика 3 и формирует управляющие сиг.налы считывания, поступающие в блоки 2 и 6.При пуске счетчика 3 обеспечивается переборвсех адресов блоков 2 и 6, Считанный покаждому адресу из блока 2 информационныйкод поступает в блок 4, на выходе которого при наличии ошибки получается ненулевойкод, Код ошибки с блока 4 и код считанныйиз блока 6, поступают в блок 8, которыйосуществляет статистический анализ ошибокс целью выделения постоянных ошибок в блоке 2, Анализ кодов осуществляется по сигналу разрешения, который вырабатывается элементом ИЛИ 10 при ненулевых кодах ошибки,считанных из блока 6, При совладении кодовблок 8 выдает управляющий сигнал на блокуправления 1, который производит повторныйопрос блоков 2 и 6 по соответствующемуадресу. При повторном совпадении кодовблок 8 вырабатывает управляющий сигнал наблок 9, с выхода которого вырабатывается сигнал астапова устройства. При этом блок инди.кации 5 фиксирует адрес.и код постояннойошибки, возникшей в блоке 2,Анализируя результаты второго и третьегорежима, можно получить данные о случайныхошибках блока 2, так как во втором режимефиксируются все ошибки, а результатом третьего режима является обнаружение только постоянных ошибок.Описанное ЗУ с автономным контролем отличается от прототипа тем, что оно не толькоисправляет одиночные ошибки, но одновременно фиксирует в рабочем режиме все,неисправные элементы памяти, что приводит к значительному ускорению процесса восстановленияработоспособности устройства, повышает точность контроля и в конечном итоге надежностьЗУ в целом. Кроме того, описанное устройствопозволяет анализировать ошибки, с целью апре684620 Составитель В. РудаковТехред Л. Алферова Редактор Л. Утехина Корректор А. Гриценко Заказ 5298/47 Тираж 681 Подписное ЦНИИПИ Государствещгого комитета СССР по делам изобретений и открытий 113035, Москва, 1 К - 35, Раушская наб д. 4/5Филиал П 1 РП "1 1 атентф, г, Ужгород, ул. Проектная, 4 деления постояннъх ошибок, обусловленныхотказами элементов и сбоев случайных ошибок), что также приводит к сокрашению времени восстановления работоспособности устройства,Формула изобретения Запоминающее устройство с автономным контролем, содержащее счетчик, выход которого 6 подключен к первому входу блока индикации и входу блока памяти, соединенного с блоком декодирования, блок контроля, блок останова, выход которого соединен со входом счетчика, и блок управления, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства за счет обеспечения анализа ошибок и сбоев в работе блока памяти, оно содержит дополнительный блок памяти и элементы ИЛИ, причем выходы блока декодирования подключены к первым входам дополнительного блока памяти и блока контроля и входам первого элемента ИЛИ, выход которого подключен к .первому входу блока управления, второй и третий входы дополнительного блока памяти соединены с выходом счетчика и первым выходом блока управления, а выходы подключены ко входам второго элемента ИЛИ и вторым входам блока контроля и блока индикации, выход второго элемента ИЛИ соединен с первым входом блока останова и третьим входом блока контроля, четвертый вход которого сое. динен со вторым выходом блока управления, выходы блока контроля подключены ко вторым входам блока останова и блока управления.Источники информации, принятые во внимание при экспертизе1, Авторское свидетельство Хф 333605, М. кл. 6 11 С 29/00, 1970.2. Авторское свидетельство У 470867, М. кл. 6 11 С 2900, 1973.