Устройство для ввода информации

,л ОПИСАНИЕ ИЗОБРЕТЕНИЯ АВТОРСКОМУ СВИД ЬСТ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(71) Белорусский филиал Государственного научно-исследовательскогоэнергетического института им. Г.М.Кржижановского(56) Авторское свидетельство СССР Ф 177448, кл, Н 04 1 1/08, 1965.Авторское свидетельство СССР В 1107115, кл. С 06 Р 3/00, 1983. (54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ (57) Изобретение относится к устройствам .автоматики и измерительной техники и может быть. использовано в системах учета и контроля потребления энергии. Цель изобретения - повышение быстродействия устройства за счет устранения времени ожидания реакции ЭВМ на запрос прерывания. Поставленная цель достигается путем введения в состав устройства блока стековой памяти для хранения векторовпрерывания, счетчиков текущего иначального векторов прерывания, шинных формирователей адреса и данныхрегистра прерывания. При обнаруженииперехода сигнала датчика от нулевогоуровня к единичному соответствующийвектор прерывания записывается в последнюю свободную ячейку стека, а сигнал прерывания записывается в разрядрегистра прерывания, соответствующийданной ячейке стека, и устройствопродолжает опрос датчиков. При ненулевом содержимом регистра прерывания формируется запрос прерыванияв ЭВМ, по которому ЭВМ считываетпервую не свободную ячейку стека.исбрасывает соответствующий ей разрядрегистра прерывания, Таким образом,время ожидания реакции ЭВМ на запроспрерывания устраняется. 2 ил.5 10 15 20 25 30 35 40 45 50 55 Изобретение относится к устройст-вам автоматики и измерительной техники и может быть использовано в системах учета и контроля потребленияэнергии.Цель изобретения - повышение быстродействия устройства за счет устранения времени ожидания реакции ЭВМна прерывание,На фиг.1 приведена функциональнаясхема предлагаемого устройства; на.фиг,2 а и б - временные диаграмми,поясняющие его работу.Устройство (фиг.1) содержит входние датчики.1 - 1, второй элементИЛИ 2, блок 3 стековой памяти, шинный Формиронатель 4 данных, мультиплексор 5, счетчик 6 адреса,шинный Формирователь 7 адреса, третий элемент И 8, первый элемент И 9,счетчик 10 начального вектора прерывания, первый блок 11 памяти, первый элемент ИЛИ 12, схему 13 сравнения реверсивный счетчик 14, нторой блок 15 памяти, второй дешифратор16, регистр 17 прерывания, первый дешифратор 18, счетчик 19 текущего вектора прерывания, первый триггер 20(триггер прерывания), второй триггер21, четвертый и второй элементы И22 и 23 соответственно, формирователь24 временных интервалов, выходы 25вектора прерывания, выход 26 запросапрерывания, вход 27 чтения векторапреривания,Блок 3 стековой памяти работаетпо принципу первый вошел - первыйвышел. Счетчик 1 О начального векторапрерывания и счетчик 19 текущего вектора прерывания переключаются позаднему фронту входного сигнала, Шин-,ный Формирователь 7 адреса по сигналу управления подключает к своим выходам одну из двух групп входов.Шинный формирователь 4 данных позволяет подключать снои входы к информационным входам-выходам или подключатьпоследние к выходам. Устройство работает следующим образом.При циклическом опросе информация в унитарном коде от датчиков 1 - поступает на входы мультиплексора 5, Перним синхроимпульсом 28 формирователя 24 добавляется единица в счетчик 6 адреса и подается управляющий сигнал на чтение в блок 15, С выхода счетчика б адрес датчика поступает на адресные входы мультиплексора 5,блоки 11 и 15 и на входы шинного формирователя 4 данных. Информация с выбранного датчика появится на прямоми инверсном выходах мультиплексора5, а информация из выбранных ячеекпамяти блока 15 (где хранится текущеезначение разности интегральных значений принимаемых уровней данногодатчика) и блока 11 (где хранитсязначение коэффициента помехоустойчивости данного датчика) - на ихсоответствующих выходах. Информацияиз блока 15 вторым синхроимпульсом29 формирователя 24 заносится в реверсивный счетчик 14 и триггер 21.В случае равенства содержимого счетчика 14 соответствующему коэффициенту помехоустойчивости, записанномув блоке 11, с вихода схемы 13 сраннения видается сигнал на элементыИ 9 и 23. С элемента ИЛИ 12 выдается сигнал в случае неравенства содержимого счетчика 14 нулю. Третьим синхроимпульсом 30 Формирователя 24 через элементы И 8 и 9 будет добавляться или вычитаться единица иэ содержимого счетчика 14 (единица не будет добавляться и не будет вычитаться из счетчика 14 при равенстве его содержимого коэффициенту помехоустойчивости данного датчика и при равенстве его содержимого нулю соответственно), Четвертый синхроимпульс 31 формирователя 24 подается на информационный вход триггера 20, разрешая установку этогб триггера в единичное состояние положительным Фронтом сигнала по входу синхронизации. Пятым синхроимпульсом 32 Формирователя 24 триггер 21 устанавливается в единичное или нулевое состояние в зависимости от наличия разрешающего сигнала от схемы13 сравнения или отсутствия запрещающего сигнала с элемента ИЛИ 12 соответственно. В зависимости от направления переключения триггера 21 возникает два варианта дальнейшей работыустройства. При переключении триггера 21 из нулевого состояния в единичное триггер 20 прерывания остается вначальном состоянии (нулевом). Поэтому шестим синхроимпульсом 33 формирователя 24 содержимое счетчика 14 итриггера 21 записывается в соответствующую ячейку памяти блока 15 иустройство переходит к опросу следую1314326 Г 1 ри поступлении сигнала с входа27 чтения вектора прерывания рдботаФормирователя 24 останавливается(фиг.26), шинный формирователь 7 адреса подключает выход счетчика 10начального вектора прерывания к адресным входам блока 3 стековой памяти, а шинный формирователь 4 данныхподключает входы-выходы данных блока3 стековой памяти к выходам 25 вектора прерывания. При воздействии сигнала с входа 27 чтения вектора прерывания на вход чтения блока 3 сте-:ковой памяти на выходах 25 векторапрерывания появляется вектор прерывания (Фиг.26). Передним фронтом сигнала с входа 27 стробируется дешифратор 16, выбранный выход которогосбрасывает триггер соответствующегоразряда регистра 17 прерывания, азадним фронтом этого сигнала добавляетсч единица в счетчик 10 текущеговектора прерывания. По окончаниисигнала с входа 27 чтения векторапрерывания формирователь 24 начнетработу с прерванного места (фиг.26),завершая обработку поступившего отдатчика сигнала, затем продолжитсяциклический опрос датчиков 1Шинные формирователи адреса 7 и данных 4 при этом подключают адресныевходы и входы-выходы данных блока 3стековой памяти к счетчику 19 текущего адреса и к счетчику адреса соответственно,Если регистр 17 прерывания не обнулен, то на выходе 26 запроса прерывания будет сигнал запроса прерывания и ЭВМ через задержку нд времяреакции считает новый вектор прерывания, Устройство при этом продолжает свою работу (за исключением самого времени чтения вектора прерывания),Таким образом, устройство производит сбор число-импульсной информации и ввод ее в ЭВГ 1 без ожидания времени реакции последней,Передним фронтом сигнала с прямого выхода триггера 20, (который вырабатывается по пятому синхроимпульсу 32 формирователя 24 при обнаружении перехода уровня сигнала данного датчика из единичного состояния в нулевое), записывается вектор прерывания из счетчика 6 адреса в блок 3 стековой памяти по адресу, находящемуся в счетчике 19 текущего вектора прерывания (при отсутствии сигнала на входе 27 чтения вектора прерывания шинный Формирователь 7 адреса подключает выходы счетчика 19 текущего вектора прерывания к адресным входам блока 3 стековой памяти, а шинный Формирователь 4 данных подключает выходы счетчика 6 адреса к входам-выходам данных блока 3 стековой памяти, в счетчике 19 текущего вектора прерывания в данный момент находится адрес первой свободной ячейки блока 3 стековой памяти). Передним Фрбнтом этого сигнала стробируется дешифратор 18, сигнал с выхода которого устанавливает в единичное состояние соответствующий разряд регистра 17 прерывания, который соответствует ячейке блока 3 стековой памяти, в которую производится запись вектора прерывания. При ненулевом содержимом регистра 17 прерывания через элемент ИЛИ 2 выдается сигнал запроса прерывания в ЭВМ. Задним Фронтом сигнала с триггера 20 прерывания добавляется единица к содержимому счетчика 19 текущего вектора прерывания, и после выработки шестого синхроимнульса 33 формирователя 24, устройство продолжает циклический опрос датчиков 1, - 1. щего датчика. При переключении триггера 21 из единичного состояния внулевое триггер 20 переключается вединичное состояние, Сигнал с прямого выхода триггера 20 задним фронтом добавляет единицу в счетчик 19текущего вектора прерывания, а передним Фронтом воздействует на стробирующий вход дешифратора 18 и вход чтения блока 3 стековой памяти, Шестым 10синхроимпульсом 33 формирователя 24содержимое счетчика 14 и триггера 21записывается в соответсвующую ячейкупамяти блока 15 и устройство переходит к опросу следующего датчика 5(фиг.2 а). Блок 3 стековой памяти играет роль буфера векторов прерывания. Он позволяет согласовать очередь заявок на обслуживание от датчиков с временем обслуживания потока заявок в ЭВГ 1. Его глубина (количество слов) зави-. сит от скорости обновления информации датчиков (частоты их сигналов), их количества и времени реакции ЭВГ 1. Длина регистра 17 прерывания (коли 131 ч 326чество разрядов) равна глубине блока 3 стековой памяти, а количество разрядов в счетчиках 10 и 19 определяется выражением 1 ор и, где п - количество разрядов в регистре 17 прерывания.Формула изобретенияУстройство для ввода информации, 10 содержащее входные датчики, формиро-; ватель временных интервалов, мультиплексор, первый и второй триггеры, счетчик адреса, выходы которого соединены с адресными входами мультиплек сора, информационные входы которого соединены с выходами входных датчиков, первый и второй блоки памяти, реверсивный счетчик, четыре эле: ечта И, схему сравнения, элемент ИЛИ, вы ходы счетчика адреса соединены с адресными входами первого и второго блоков памяти, один из информационных выходов второго блока памяти соединен с информационным входом второго триггера, а остальные информационные выходы второго блока памяти соединены с информационными входами реверсивного счетчика, выходы котороэ 0 го соединены с входами первого элемента ИЛИ, с информационными входами второго блока памяти и с первымивходами схемы сравнения, вторые входы которой подключены к выходам первого блока памяти, выход схемы сравнения соединен с первым инверсным входом первого элемента И и с первым входом второго элемента И, выход которого соединен с входом сброса второго триггера, инверсный выход которого соединен с орним изинформационных входов второго блока памяти и с входом синхронизации первого триггера, выход первого элемента ИЛИ 45 соединен с первым входом третьего элемента И и первым инверсным входом четвертого элемента И, выход которого соединен с входом установки второго триггера, прямой выход мультиплек сора соединен с вторым входом первого элемента И, выход которого соединен с суммирующим входом реверсивного счетчика, инверсный выход мультиплексора соединен с вторым входом третьего элемента И, выход которого соединен с вычитающим входом реверснвного счетчика, первый выход формирователя временных интервалов соединен с суммирующим входом счетчика адреса и с входом чтения второго блока памяти, вход записи которого соединен с шестым выходом формирователя временных интервалов, второй выход которого соединен с входом занесения информации реверсивного счетчика и с входом синхронизации второго триггера, третий выход формирователя временных интервалов соединенс третьими входами первого и третьегоэлементов И, четвертый выход формирователя временных интервалов соединен с информационным входом первого триггера, пятый выход формирователя временных интервалов соединен с вторыми входами второго и четвертого элементов И, о т л и ч а ю щ е е с я тем, что, с цеью повышения быстродействия устройства за счет устранения ожидания реакции ЭВ 11 на прерывание, в него дополнительно введены счетчики текущего и начального вектора прерывания, первый и второй дешифраторы, регистр прерывания, второй элемент ИЛИ, блок стековой памяти и шинные Формирователи адреса и данных, причем вход счетчика текущего вектора прерывания соединен с прямым выходом первого триггера, а выходы подключены к входам первого дешифратора и первым информационным входам шинного формирователя адреса, стробирующий вход первого дешифратора соединен с прямым выходом первого триггера, а выходы подключены к входам установки регистра прерывания, выходы которого подключены к нходам второго элемента ИЛИ, выход которого соединен с выходом запроса прерывания устройства, вход чтения вектора прерывания которого соединен с управляющими входами шинных формирователей адреса и данных, с входом чтения блока стековой памяти, с входом остановки формирователя временных интервалов, с стробирующим входом второго дешифратора и со счетным входом счетчика начального вектора прерывания, выходы которого подключены к вторым информационным входам шинного Формирователя адреса и к входам второго дешифратора, выходы которого соединены с входами сброса регистра прерывания, выоды шинного Формирователя адреса соединены с адресными входа;1 и блока стековой памяти, вход записи которого соединен с1314326 фцв зг акаэ 2214/49 Тираж 673 дписн Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 прямым выходом первого триггера, входы-выходы данных блока стековой памяти соединены с информационными входами-выходами шинного формирователя данных, выходы которого являются выходами вектора прерывания устройстО ы 27 8ва, информационные входы шинного формирователя данных подключены к выходам счетчика адреса, шестой выход формирователя временных интервалов подключен к входу сброса первого триггера,