Адаптивный временной дискретизатор

па; р. ОПМСАЛЯ ИЗОБРЕТЕНИ юз Советски циалистических Республик б 1) Дополнительное к авт. сви(22) Заявлено 1804.77 (21) 2477415/1808 С 15/06 03 К 13/02 нием заявки Ио при омит сударственный к СССР о делам нзобретени и открытий(23) Приоритет Опубликовано 15.0879, Бюллетень М 2 3 Дата опубликования описания 150 879(71) Заявите Ленинградский ордена Ленина электротехническийинститут имени В,И.Ульянова (Ленина) 4) ДДЛПТИВНН МЕННОЙ ДИСКРЕТИЗАТ х устройствтивность, такалгоритм нут- ре 2 Устройство относится к области информационно-измерительной техники и может использоваться в телеизмерительных системах со сжатием данных при малой априорной информации о широкополосных телеметрируемых параметрах, а также в других случаях, когда требуется сокращение избыточной информации.Известны дискретизаторы, содержащие блок памяти предыдущего отсчета, пороговое устройство и ключ, первый вход которого подключен ко входу устройства, а выход - к выходу ус ройства и ко входу блока памяти п дйдущего отсчета, выход которого соединен с первым входом порогового устройства, второй вход которого связан с шиной задания допустимой погрешности аппроксимации Я, третий его вход связан с первым входом ключа, второй вход соединен с выходом порогового устройства. Значение амплитуды входного сигнала в момент отсчета х(1 ) запоминается блоком памяти предыдущего отсчета, затем входной сигнал х(Т) непрерывно сравнивается с напряжением, хранящимся в схеме памяти предыдущего отсчета, а ключ открывается тогда, когда хх (о)/ = с дто есть произойдет отсчет 11.Недостатком известныявляется их малая эффеккак в них используетсялевой экстраполяции.Наиболее близким по технической сущности является адаптивный времен ной дискретизатор, содержащий в одном информационном канале дифференцирующий блок, выход которого через запоминающе-вычитающий блок соединен со входом интегратора, блок сравнения, выход которого подключен к шине синхронизации и к выходу устройства, управляющий вход блока сравнения соединен с шиной задания допустимой погрешности апроксимации, управляющие входы запоминающе-вычитающего блока и интегратора соединены с шиной синхрониэа ции 21 .С выхода дифференцирующего блока напряжение, пропорциональное первой производной входного сигнала, подае ся на запоминающе-вычитающий блок, где происходит запоминание этой производной в точке отсчета и вычисление разности между запомненным значением первой производной и еетекущем значением. Эта разность интегрируется интегратором. Блок сравнения срабатывает, если сигнал навыходе инрегратора достИгает уровнядопустимой погрешности Е . Одновременно с сигналом дискретизации с выхода блока сравнения подаются сигналы сбросф на запоминающевычитаюший блок и интегратор, Этому устройству присуше явление свободного. потока отсчетов, то есть форжрование избыточных сигналов дискрети"зации при действительном значении погрешности аппроксимации, меньшим допустимой величины с . Эта г 1 роисхо" дит из-эа разряда конденсатора памяти в запоминающе-вычитаюшем блоке, а также из-за наличия напряжения смешения нуля на выходе операционно-. го усилителя интегратора, Влияние свободного потока отсчетов возрастает с расширением частотного диапазона устройства, так как при этом необходимо уменьшить постоянную времени интегрирования и величину емкости конденсатора памяти, чта приводит к ускоренному нарастанию сигнала на выходе интегратора да величины допустимой погрешности аппроксимации ЯТаким образом, недостатком подабных устройств является узкая полосачастот па входному сигналу при са.раненни заданной эффективности,Целью изобретения является рааирение частотного диапазона устройств.Цель достигается тем, чта в информационный канал введен палюсавой фильтр, вход которого соединен савходом устройства, а выход - со входом дифференцируюшего блока и допол- нительные информационные каналы, выполченные на последовательна соедикене 1 ых полосОвых фильтрахр дифференцкруюшем блоке, запаминаюше-вычитающем блоке, ключе и блоке сравнения, первый вход которого соединен с выходам паласового фильтра, выход подключен к управлявшему входу ключа, второй вход соединен с управляюшим входом устройства, входы паласовых фильтров всех дополнительных информациае 1 ных каналОв подключень 1 ко входу устройства, выходы всех ключей доггалнительных информационных каналов соединены со входаъи сумматора.Блок-схема устройства представлейана чертеже.Устройства содержит паласовые фильтры 1, дифференцирующие блоки 2, дополнительные блоки сравнен 1,я 3 запоминающе-вычитающие блоки 4, интеграторы 5, ключи б сумматор 7, блок сравнения 8. Устройство работает следующим образам.Сигнал х(С) поступает на входыпаласовых фильтров 1, в которых асу- Шествляется частотное разделение спектра сигнала на отдельные полосы частот, для каждой из составляюших . спектра сигнала в блоках дифференцирования 2, запоминающе-вычитающем блоке 4 и интеграторе 5 определяется погрешность линейной экстраполя 5 ции. Для того, чтобы избежать воэможность возникновения свободного потока (избыточных отсчетов), обусловленного увеличением напряжения навыходах интеграторов при неизменном 10 входном сигнале, дополнительные схемы сравнения 3, порог срабатываниякоторых равен Яд, закрывают ключ 6.Кпючи б будут открыты только длятех частных составляющих входногосигнала, величины которых превышают Я(. На выходе сумматора 7 образуется напряжение пропорциональноепогрешности аппроксимации входногосигнала х, экстраполируюшим полиномом первой ступени х. Блок срав сравнения 8 формирует сигнал дискретизации и сигнал сброс, если1 сигнал на выходе сумматора 7 достигнет уровня допустимой погрешностиаппроксимации ЯуВходной сигнал 25 х дискретизации поступает на ко,цирование.Применение устройства позволитзначительно увеличить частотный диапазон адаптивного временного дискре тизатора при сохранении заданнойэффективности, так, например, расширение частотного диапазона в 1000100000 раз усложняетустройства в3-5 раз.3 А;Формула из обре т енияАдаптивный временной дискретизатор, садержаший в одном информационном канале дифференцируюШий блок, выход которого через запоминаюшевычитаюший блок соединен со входом интегратора, и блок сравнения,. выход которого подключен к шине синхронизации и к выходу устройства, управляюший вход блока сравнения соединен с шиной задания допустимой погрешности аппроксимации, управляюшие входы запоминающе-вычитаюшего блока и интегратора соединены с шиной синхронизации, о т л и ч а ю ш и й с я тем, что, с целью расширения частотного диапазона устройства, в информационный канал введен пслосовой фильтр, вход которого соединен со входом устройства, а выход со входом дифференцирующего блока, и дополнительные информационныеканалы, выполненные из последовательно соединенных полосового фильтра, дифференцируюшего блока, эапаминаюШе-вычитаюШега блока, интегратора, ключа и блока сравнения, первый вход которого соединен с выходом полосового фильтра, выход подключен к управляюшему входу ключа, второй вход соединен с управляюшим входомб 60015 ставитель Н.Лысенкохред И.Асталош Корректор Синицкая едактор Э,Тубницка Тираж 710 осударственного коми ам изобретений и отк а, Ж, Раушская на аз 4799/46 одписноеСР ЦНИИПИ/5 иал ППП Патент, г,ужгород, ул.Проектная устройства, входы полосовых фильтроввсех дополнительных информационныхканалов подключены ко входу устройства, выходы всех ключей дополнительных информационных каналов соединены со входами сумматора, выход которого соединен со входом блокасравнения,ьИсточники информации, принятыево внимание при экспертизе1, Барсуков Ф.И. и Русанов Ю.Б.Элементы и устройства радиотелеметрических систем, М., Энергия,1973, с. 244.5 2. Авторское свидетельство СССР9456361, кл. Н 03 К 13/02, 16.03.73.